Global ETD Search

1	Modellierung eines wafer-scale Systems für pulsgekoppelte neuronale Netze Scholze, Stefan, Ehrlich, Matthias, Schüffny, Rene´ 08 June 2007 (has links) (PDF) Beim Aufbau von konfigurierbaren wafer-scale Systemen für pulsgekoppelte neuronale Netze werden hohe Anforderungen an die Kommunikation zwischen einzelnen Komponenten gestellt. Zur Unterstützung des Hardwareentwurfs, aber auch um die parallele Entwicklung der Software zu ermöglichen, können Simulationsmodelle verwendet werden. Der Aufbau der Architektur und die Implementierung als SystemC-Modell werden beschrieben. Aus der Simulation sind Rückschlüsse auf die Architektur möglich, es ergeben sich aber auch Anforderungen an die zu entwickelnde Softwareumgebung. Kommunikation Simulationsmodell SystemC-Modell konfigurierbare wafer-scale Systeme ddc:004 ddc:500 Hardwareentwurf Systementwurf
2	Modellierung eines wafer-scale Systems für pulsgekoppelte neuronale Netze Scholze, Stefan, Ehrlich, Matthias, Schüffny, Rene´ 08 June 2007 (has links) Beim Aufbau von konfigurierbaren wafer-scale Systemen für pulsgekoppelte neuronale Netze werden hohe Anforderungen an die Kommunikation zwischen einzelnen Komponenten gestellt. Zur Unterstützung des Hardwareentwurfs, aber auch um die parallele Entwicklung der Software zu ermöglichen, können Simulationsmodelle verwendet werden. Der Aufbau der Architektur und die Implementierung als SystemC-Modell werden beschrieben. Aus der Simulation sind Rückschlüsse auf die Architektur möglich, es ergeben sich aber auch Anforderungen an die zu entwickelnde Softwareumgebung. info:eu-repo/classification/ddc/004 ddc:004 info:eu-repo/classification/ddc/500 ddc:500 Hardwareentwurf Systementwurf Kommunikation Simulationsmodell SystemC-Modell konfigurierbare wafer-scale Systeme

Search results

Modellierung eines wafer-scale Systems für pulsgekoppelte neuronale Netze

Modellierung eines wafer-scale Systems für pulsgekoppelte neuronale Netze