Zugl.: Kaiserslautern, Techn. Univ., Diss., 2008

Stuttgart, Univ., Studienarb., 2005.

Diese Arbeit beschäftigt sich mit der Erweiterung des Infiniband-Moduls von netgauge. Dem Modul werden die nicht blockierenden Kommunikationsfunktionen hinzugefügt. Es wird auf die Implementierung dieser Funktionen und die verwendeten Algorithmen eingegangen. Weiterhin werden die Ergebnisse der Messungen bewertet und mit den Messergebnissen der blockierenden Funktionen verglichen. Betrachtet werden dabei die Bandbreite und Latenz der 1:1 Kommunikation. Die Messungen wurden sowohl auf Infinpath als auch auf Mellanox Hardware vorgenommen.

Chemnitz, Techn. Univ., Diplomarb., 2007.

Diese Arbeit beschäftigt sich mit der Erweiterung des Infiniband-Moduls von netgauge. Dem Modul werden die nicht blockierenden Kommunikationsfunktionen hinzugefügt. Es wird auf die Implementierung dieser Funktionen und die verwendeten Algorithmen eingegangen. Weiterhin werden die Ergebnisse der Messungen bewertet und mit den Messergebnissen der blockierenden Funktionen verglichen. Betrachtet werden dabei die Bandbreite und Latenz der 1:1 Kommunikation. Die Messungen wurden sowohl auf Infinpath als auch auf Mellanox Hardware vorgenommen.

In Verbindung mit eingebetteten Systemen spielte Sicherheit in der Vergangenheit eher eine untergeordnete Rolle. Im Vordergrund standen vorhersagbare Ausführungszeiten und der finanzielle Rahmen. Aufgrund der zunehmenden Vernetzung und der Konzentration mehrerer Anwendungen auf einen Prozessor gewinnt dieser Gesichtspunkt jedoch stärker an Bedeutung. Der Blackfin-Prozessor des Herstellers Analog Devices, welcher die Konzepte von Mikrocontroller und digitalem Signalprozessor in sich vereint, entspricht diesem Trend, indem er die Möglichkeit des Speicherschutzes integriert. Das Betriebssystem uClinux wurde speziell auf die Bedürfnisse von eingebetteten Systemen angepasst, da es im Gegensatz zu Linux keinen virtuellen Speicher unterstützt. Es wurde zwar bereits auf die Architektur des Blackfin Prozessors portiert, verfügte jedoch bisher nicht über nennenswerte Mechanismen zum Schutz des Speichers. Der Hauptteil dieser Diplomarbeit besteht deshalb darin, Linux’ Speicherverwaltung zu analysieren, einen ähnlichen Ansatz in uClinux zu implementieren und schließlich den Einfluss auf die Leistung des Systems zu ermitteln. Die entstandene Realisierung schützt sowohl den Speicher einzelner Prozesse als auch den des Betriebssystemkerns. Obwohl die Lösung im Moment noch prototypischen Charakter besitzt, ist sie bereits voll funktionsfähig. Des Weiteren diskutiert die Arbeit auch den Ansatz des alleinigen Kernel-Schutzes und unterbreitet einen Vorschlag zur Verringerung der Interrupt-Latenzzeit. / In the past, embedded system’s security has been often omitted in order to trade it for system cost and more predictable execution timings. Due to the pressure induced by increased networking and multitasking, this issue is getting more important. Therefore, Analog Devices’ Blackfin processor, which combines capabilities of signal processing and controlling, additionally provides means for memory protection. The operating system uClinux, which is especially suitable for embedded systems because support for Virtual Memory has been removed, has already been ported to the Blackfin architecture, but still lacks support for memory protection. Thus, the main effort of this thesis consists of analysing Linux’s memory management, reimplementing similar approaches into the uClinux kernel, and measuring the resulting overhead. The implemented protection scheme does secure both particular processes and kernel space. Even if it is still in a prototypical state, memory protection is fully functional. In addition, approaches for exclusive kernel protection and reducing interrupt latency are discussed.

In Verbindung mit eingebetteten Systemen spielte Sicherheit in der Vergangenheit eher eine untergeordnete Rolle. Im Vordergrund standen vorhersagbare Ausführungszeiten und der finanzielle Rahmen. Aufgrund der zunehmenden Vernetzung und der Konzentration mehrerer Anwendungen auf einen Prozessor gewinnt dieser Gesichtspunkt jedoch stärker an Bedeutung. Der Blackfin-Prozessor des Herstellers Analog Devices, welcher die Konzepte von Mikrocontroller und digitalem Signalprozessor in sich vereint, entspricht diesem Trend, indem er die Möglichkeit des Speicherschutzes integriert. Das Betriebssystem uClinux wurde speziell auf die Bedürfnisse von eingebetteten Systemen angepasst, da es im Gegensatz zu Linux keinen virtuellen Speicher unterstützt. Es wurde zwar bereits auf die Architektur des Blackfin Prozessors portiert, verfügte jedoch bisher nicht über nennenswerte Mechanismen zum Schutz des Speichers. Der Hauptteil dieser Diplomarbeit besteht deshalb darin, Linux’ Speicherverwaltung zu analysieren, einen ähnlichen Ansatz in uClinux zu implementieren und schließlich den Einfluss auf die Leistung des Systems zu ermitteln. Die entstandene Realisierung schützt sowohl den Speicher einzelner Prozesse als auch den des Betriebssystemkerns. Obwohl die Lösung im Moment noch prototypischen Charakter besitzt, ist sie bereits voll funktionsfähig. Des Weiteren diskutiert die Arbeit auch den Ansatz des alleinigen Kernel-Schutzes und unterbreitet einen Vorschlag zur Verringerung der Interrupt-Latenzzeit. / In the past, embedded system’s security has been often omitted in order to trade it for system cost and more predictable execution timings. Due to the pressure induced by increased networking and multitasking, this issue is getting more important. Therefore, Analog Devices’ Blackfin processor, which combines capabilities of signal processing and controlling, additionally provides means for memory protection. The operating system uClinux, which is especially suitable for embedded systems because support for Virtual Memory has been removed, has already been ported to the Blackfin architecture, but still lacks support for memory protection. Thus, the main effort of this thesis consists of analysing Linux’s memory management, reimplementing similar approaches into the uClinux kernel, and measuring the resulting overhead. The implemented protection scheme does secure both particular processes and kernel space. Even if it is still in a prototypical state, memory protection is fully functional. In addition, approaches for exclusive kernel protection and reducing interrupt latency are discussed.

In ultra-low power Wireless Sensor Networks (WSNs) sensor nodes need to interact, depending on the application, even at a rapid pace while preserving battery life. Wireless communication brings thereby quite the burden as the radio transceiver requires a relative huge amount of power during both transmission or reception phases. In WSNs with on demand communication, the sensor nodes are required to maintain responsiveness and to act the sooner they receive a request, reducing the overall latency of the network. The aspect is more challenging in asynchronous WSN as the receiver possesses no information about the packet arrival time. In a purely on-demand communication, duty-cycling shows little to almost no improvement. The receiving node, in such scheme, is expected to last for years while also being accessible to other peers. Here arises the utility of an external ultra-low power radio receiver known as Wake-up Receiver (WuRx). Its essential task is to remain as the only part of the system running while the rest of the systems enters the lowest power mode (i.e., sleep state). Once a request signal is received, it notifies the host processor and other peripherals for an incoming communication. With the sensor node being in sleep state (WuRx active only), substantial power levels can be achieved. If the WuRx is able to interact rapidly, the added latency remains negligible. As crucial performance figures, the sensitivity and bit rate are immediately affected by the extreme low-power budget at diifferent magnitudes, depending mainly on the incorporated architecture. This thesis focuses on the design of a feature-balanced WuRx. The passive radio frequency architecture (PRF) relies on passive detection while consuming zero power to extract On-Off-Keying (OOK) modulated envelopes. The featured sensitivity, however, is reduced compared to more complex architectures. A WuRx based on PRF architecture can effectively enable short-range applications. The sensitivity can vary with respect to several parameters including the total generated noise, circuit technology and topology. Two variants of the PRF WuRxs are introduced with the baseband amplifier being the main change. The first revision employs a high performance amplifier with reduced average energy consumption, thanks to a novel power gating control. The second variant focuses on employing an ultra-low power baseband amplifier as it is expected to be in a continuous active state. This thesis also brings the necessary analysis on the passive front-end with the intention to enhance the overall WuRx sensitivity. Proof of concepts are embedded in sensor node boards and feature -61 dBm and -64 dBm of sensitivity for the first and the second variant, respectively, at a packet-error-rate (PER) of 1% whilst demanding a similar power of 7.2 µW during packet listening. During packet decoding, the first variant demands a 150 µW of power, caused greatly by the baseband amplifier. The achieved latency is less than 30 ms and the bit rate is 4 kbit/s, Manchester encoding. For long-range applications, a higher sensitivityWuRx is proposed based on Tuned-RF (TRF) architecture. By embedding a low-noise amplifier (LNA) in the receiver chain, very weak radio signal can be detected. TheWuRx emphasizes higher sensitivity of -90 dBm. The design of the LNA prioritized the highest gain and lowest bias current by sacrifcing the linearity that poses little impact on signal integrity for the OOK modulated signals. The total active power consumption of the TRF WuRx is 1.38 mW. In this work, a fast sampling approach based on power gating protocol allows a drastic reduction in energy consumption on average. By being able to sample in matter of few microseconds, the WuRx is able to detect the presence of a packet and return to sleep state right after packet decoding. Being power-gated dropped the average power consumption to 2.8 µW at a packet detection latency of 32 ms for less than 2 s of interval time between communication requests. The proposed solutions are able to decode a minimum length of 16-bit pattern and operate in the license-free ISM band 868 MHz. This thesis also includes the analysis and implementation of low-power front-end building blocks that are employed by the proposed WuRx.:1 Introduction 1.1 Motivation 1.2 Wake-up Receiver Design Requirements 1.2.1 Energy Consumption 1.2.2 Network Coverage and Robustness 1.2.3 Wake-up Packet Addressing 1.2.4 WuPt Detection Latency 1.2.5 Hosting System, Form-factor and Fabrication Technology 1.3 Thesis Organisation 2 Wireless Sensor Networks 2.1 Radio Communication 2.1.1 Electromagnetic Spectrum 2.1.2 Link Budget Analysis 2.2 Asynchronous Radio Receiver Duty-cycle Control 2.2.1 B-MAC and X-MAC Protocols 2.2.2 Energy and Latency Analysis 2.3 Power Supply Requirements 2.3.1 Low Self-discharge Battery 2.3.2 Energy Harvester 2.4 Summary 3 State-of-the-Art of Wake-up Receivers 3.1 Wake-up Receiver Architectural Analysis 3.1.1 Passive RF Detector 3.1.2 Classical Radio Architectures 3.2 Wake-up Receiver Back-end Stages 3.2.1 Baseband Amplifiers 3.2.2 Analog to Digital Conversion 3.2.3 Wake-up Packet Decoder 3.3 Power Consumption Reduction at Circuit Level 3.3.1 Power Gating 3.3.2 Interference Rejection and Filtering 3.4 Summary 4 Proposal of Novel Wake-up Receivers 4.1 Ultra-low Power On-demand Communication in Wireless Sensor Networks: Challenges and Requirements 4.2 Passive RF Wake-up Receiver 4.3 Power-gated Tuned-RF Wake-up Receiver 5 Low-power RF Front-end 5.1 Narrow-band Low-noise Amplifier (LNA) 5.1.1 Topology 5.1.2 Voltage Gain 5.1.3 Stability 5.1.4 Noise Figure 5.1.5 Linearity 5.2 Envelope Detector 5.2.1 Theory of Square-law Detection and Sensitivity Analysis 5.2.2 Single-Diode Envelope Detector 5.2.3 Voltage Multiplier Envelope Detector 5.3 Hardware Assessment 5.3.1 LNA 5.3.2 Envelope Detector 5.4 Summary 6 Passive RF Wake-up Receiver 6.1 Circuit Implementation 6.1.1 Address Decoder 6.1.2 Envelope Detector 6.1.3 Power-gated Baseband Amplifier 6.1.4 Ultra Low-power Baseband Amplifier 6.2 Experimental Results 6.2.1 Wireless Sensor Node 6.2.2 Measurements 6.3 Summary 7 Power-gated Tuned-RF Wake-up Receiver 7.1 Power-gating Protocol 7.2 Circuit Design 7.2.1 Radio Front-end 7.2.2 Data Slicer 7.2.3 Digital Baseband 7.3 Performance Evaluation 7.4 Summary 8 Conclusion 8.1 Performance Summary 8.2 Future Perspective 8.3 Applications A Two-tone Simulation Setup B Diode Models and Simulation Setup C Preamble Detection C Code Implementation Bibliography Publications / In drahtlosen Sensornetzwerken (WSNs) mit extrem geringem Stromverbrauch müssen Sensorknoten je nach Anwendung kurze Latenzzeiten erreichen ohne die Batterielebensdauer zu beeinträchtigen. Die drahtlose Kommunikation bringt dabei eine ziemliche Belastung mit sich, da der Funktransceiver sowohl während der Sende- als auch der Empfangsphase relativ viel Strom benötigt. Einige marktfähige Funktransceiver benötigen durchschnittlich ca. 10 mA im Empfangsmodus sowie 30 mA im Sendemodus. Deshalb wird heutzutage das sogenannte Duty-Cycling mit bestimmten Sende-, Empfangs- und langen Schlafzeitintervallen eingeführt. Während der Schlafphase ist der Empfänger nicht ansprechbar. Was wiederum zu einer massiven Erhöhung der Latenzzeit führen kann. In vielen Anwendungen und insbesondere im Rahmen der Digitalisierung von Prozessen wird mittlerweile die Fähigkeit On-Demand mit sehr kurzen Latenzzeiten zu kommunizieren verlangt. Diese Anforderung steht in einem Wiederspruch zum genannten Duty-cycle Betrieb. Um dieses Dilemma zu lösen wird im Rahmen dieser Doktorarbeit ein Funkempfänger mit extrem geringen Stromverbrauch untersucht und entwickelt. Mit Hilfe des extrem niedrigen Stromverbrauches kann der Funkempfänger ständig empfangsbereit sein. Er wird zum Hauptempfänger mit dem hohen Stromverbrauch zugeschaltet, so dass nur nach Aufforderung der Hauptempfänger aktiv sein wird. Dieser Empfänger wird Wake-up Empfänger (WuRx) genannt. Seine wesentliche Aufgabe besteht darin, als einziger Teil des Gesamtknotens aktiv zu sein, während der Rest in den Modus mit dem niedrigsten Stromverbrauch versetzt wird. Sobald ein Anforderungssignal empfangen wird, weckt er den Haupt-Prozessor und andere Peripheriegeräte über eine eingehende Kommunikation. Somit ist der Aufweckempfänger essenziell für die Zuverlässigkeit der drahtlosen Kommunikation. Sein Stromverbrauch sollte im µA Bereich sein. Seine Empfangsbereitschaft hängt entscheidend von seiner Empfindlichkeit sowie Bitrate ab. Eine Verbesserung der Empfindlichkeit und Erhöhung der Bitrate würden zwangsläufig zu einer Erhöhung des Stromverbrauches führen. Im Rahmen dieser Doktorarbeit werden unterschiedliche Architekturen von Aufweckempfängern untersucht und umgesetzt. Zusammenhänge zwischen Empfindlichkeit, Bitrate und Stromverbrauch wurden analysiert und mögliche Grenzen gezeigt. Ein wesentliches Augenmerk war dabei, Off-the-Shelf Komponenten zu verwenden. Im Rahmen dieser Doktorabeit wurden in Abhängigkeit von der zu erreichenden Reichweite und Häufigkeit der Kommunikation zwei wesentliche Architekturen mit geeigneten Empfindlichkeiten und extrem geringem Stromverbrauch entwickelt. Für kurze Reichweiten wurde eine passive Hochfrequenzarchitektur (PRF Architektur) basierend auf einer passiven Erkennung von OOK-modulierten (On-Off-Keying) Signalen mittels Hüllkurvenbildung entwickelt. Die erreichte Empfindlichkeit von ca. -64 dBm stellt eine wesentliche Verbesserung gegenüber dem Stand der Technik und Forschung mit einer Empfindlichkeit von ca. -52 dBm dar. Die Empfindlichkeit kann in Bezug auf verschiedene Parameter variieren, einschließlich des insgesamt erzeugten Rauschens, der Schaltungstechnologie und der Topologie. Zwei Varianten der PRF WuRxs wurden realisiert, wobei der Basisbandverstärker die Hauptänderung darstellt. Die erste Version verwendet einen Hochleistungsverstärker mit reduziertem durchschnittlichen Energieverbrauch dank einer neuartigen Leistungssteuerung. Die zweite Variante konzentriert sich auf die Verwendung eines Basisbandverstärkers mit extrem geringer Leistung, da erwartet wird, dass er sich in einem kontinuierlichen aktiven Zustand befindet. Diese Arbeit bringt auch die notwendige Analyse des passiven Front-Ends mit der Absicht, die allgemeine WuRx-Empfindlichkeit zu verbessern. Nachweise der Wirksamkeit sind in Sensorknotenmodulen eingebettet und verfügen über -61 dBm und -64 dBm Empfindlichkeit für die erste bzw. die zweite Variante bei einer Paketfehlerrate (PER) von 1 %, während beim Abhören von Paketen eine ähnliche Leistung von 7.2 µW gefordert wird. Während der Paketdecodierung erfordert die erste Variante eine Leistung von 150 µW, die stark durch den Basisbandverstärker verursacht wird. Die erreichte Latenz beträgt weniger als 30 ms und die Bitrate beträgt 4 kbit/s mit einer Manchester-Codierung. Für Anwendungen mit großer Reichweite wird ein WuRx mit höherer Empfindlichkeit vorgeschlagen. Dieser basiert auf einer TunedRF (TRF) -Architektur. Dabei werden sehr schwache Funksignale durch einen rauscharmen Verstärker (LNA) erkannt und verstärkt. Der WuRx erreicht eine bessere Empfindlichkeit von ca. –90 dBm. Dabei wurde das Augenmerk auf die höchste Verstärkung verbunden mit dem niedrigsten Vorspannungsstrom gelegt. Der LNA wird dann im nicht-linearen Bereich betrieben. Dieser Betriebsmodus beeinflusst nur im geringeren Maße die Signalintegrität der OOK-modulierten Signale. Der gesamte Leistungsverbrauch des TRF WuRx beträgt 1.38 mW. Um den Gesamtleistungsverbrauch im µW Bereich zu reduzieren, wird im Rahmen dieser Arbeit das sogenannte Power-Gating-Protokoll eingeführt. Dabei wird das Funkkanal zyklisch abgetastet. Der WuRx kann innerhalb von wenigen Mikrosekunden das Vorhandensein eines Pakets erkennen und direkt nach der Paketdecodierung in den Ruhezustand zurückkehren. Durch diesen Ansatz konnte der durchschnittliche Stromverbrauch bei einer Paketerkennungslatenz von ca. 32 ms innerhalb einer Abtastrate von 2 s auf 2.8 µW reduziert werden. Die vorgeschlagenen Lösungen können eine Mindestlänge von 16-Bit-Mustern decodieren und im lizenzfreien ISM-Band 868 MHz arbeiten.:1 Introduction 1.1 Motivation 1.2 Wake-up Receiver Design Requirements 1.2.1 Energy Consumption 1.2.2 Network Coverage and Robustness 1.2.3 Wake-up Packet Addressing 1.2.4 WuPt Detection Latency 1.2.5 Hosting System, Form-factor and Fabrication Technology 1.3 Thesis Organisation 2 Wireless Sensor Networks 2.1 Radio Communication 2.1.1 Electromagnetic Spectrum 2.1.2 Link Budget Analysis 2.2 Asynchronous Radio Receiver Duty-cycle Control 2.2.1 B-MAC and X-MAC Protocols 2.2.2 Energy and Latency Analysis 2.3 Power Supply Requirements 2.3.1 Low Self-discharge Battery 2.3.2 Energy Harvester 2.4 Summary 3 State-of-the-Art of Wake-up Receivers 3.1 Wake-up Receiver Architectural Analysis 3.1.1 Passive RF Detector 3.1.2 Classical Radio Architectures 3.2 Wake-up Receiver Back-end Stages 3.2.1 Baseband Amplifiers 3.2.2 Analog to Digital Conversion 3.2.3 Wake-up Packet Decoder 3.3 Power Consumption Reduction at Circuit Level 3.3.1 Power Gating 3.3.2 Interference Rejection and Filtering 3.4 Summary 4 Proposal of Novel Wake-up Receivers 4.1 Ultra-low Power On-demand Communication in Wireless Sensor Networks: Challenges and Requirements 4.2 Passive RF Wake-up Receiver 4.3 Power-gated Tuned-RF Wake-up Receiver 5 Low-power RF Front-end 5.1 Narrow-band Low-noise Amplifier (LNA) 5.1.1 Topology 5.1.2 Voltage Gain 5.1.3 Stability 5.1.4 Noise Figure 5.1.5 Linearity 5.2 Envelope Detector 5.2.1 Theory of Square-law Detection and Sensitivity Analysis 5.2.2 Single-Diode Envelope Detector 5.2.3 Voltage Multiplier Envelope Detector 5.3 Hardware Assessment 5.3.1 LNA 5.3.2 Envelope Detector 5.4 Summary 6 Passive RF Wake-up Receiver 6.1 Circuit Implementation 6.1.1 Address Decoder 6.1.2 Envelope Detector 6.1.3 Power-gated Baseband Amplifier 6.1.4 Ultra Low-power Baseband Amplifier 6.2 Experimental Results 6.2.1 Wireless Sensor Node 6.2.2 Measurements 6.3 Summary 7 Power-gated Tuned-RF Wake-up Receiver 7.1 Power-gating Protocol 7.2 Circuit Design 7.2.1 Radio Front-end 7.2.2 Data Slicer 7.2.3 Digital Baseband 7.3 Performance Evaluation 7.4 Summary 8 Conclusion 8.1 Performance Summary 8.2 Future Perspective 8.3 Applications A Two-tone Simulation Setup B Diode Models and Simulation Setup C Preamble Detection C Code Implementation Bibliography Publications