La vérification symbolique de systèmes matériels est limitée par la complexité exponentielle en taille de représentation du modèle symbolique sous-jacent. <br />Ce travail porte sur la réduction, manuelle ou non, de ce modèle. Les approches compositionnelles structurelles et comportementales ont été étudiées dans un contexte industriel. Cette étude a précédé le développement d'une nouvelle technique de réduction : la partition fonctionnelle. Cette technique s'applique aux systèmes dont le comportement est séquentiellement décomposable. La partition fonctionnelle est mise en place grâce à une étape préliminaire de simulation symbolique. Elle a été implémentée et appliquée sur un circuit industriel de taille importante, et a permis d'obtenir d'excellents résultats en matière de réduction. L'expérimentation des techniques de preuve présentées s'est appuyée sur un outil d'extraction de machines d'états finis à partir de descriptions VHDL qu'il a été nécessaire de mettre en œuvre.

Ce travail de thèse développe une nouvelle méthodologie pour la conception conjointe du logiciel et du matériel. Cette méthodologie met en pratique une approche transformationnelle de découpage capable de manipuler des systèmes distribués et des architectures multiprocesseurs. Cette approche semi-automatique de découpage réalise le lien entre une spécification au niveau système et une architecture logicielle/matérielle de manière rapide permettant une exploration rapide de l'espace des solutions. Le principal domaine d'application de ce travail est la conception des architectures distribuées, composées, de processeurs logiciels (e.g. programmes) et processeurs matériels (e.g. ASICs). Par rapport à l'approche classique de conception, utilisée dans la plus grande partie des systèmes de conception conjointe existants, cette approche supporte des architectures flexibles composées de processeurs qui communiquent en utilisant un réseau de communication complexe. La principale contribution de ce travail est l'application de l'approche transformationnelle à la conception conjointe logicielle/matérielle d'architectures multiprocesseurs.

On peut définir les microsystèmes ou les systèmes micro–électromécaniques comme des systèmes de petites dimensions (plus petites qu'un centimètre cube) et qui accomplissent des fonctions de précision. Les microsystèmes se composent de capteurs pour acquérir les informations du monde extérieur, d'une partie électronique pour le traitement de données et d'actionneurs qui réagissent avec le monde extérieur. Le coût élevé de développement d'un microsystème est dû en grande partie à la complexité du flot de conception faisant intervenir une multitude d'outils CAO spécifiques ou adaptés aux microsystèmes. <br />Le but de cette thèse est de développer une méthodologie de modélisation et de simulation de microsystèmes en se basant sur les outils CAO microélectronique existants. Cette méthodologie comprend les différents niveaux d'abstraction des microsystèmes. Pour transposer les techniques de simulation et modélisation du domaine microélectronique aux microsystèmes, il a fallu faire tout d'abord une étude comparative entre les deux flots de conception. Nous avons ensuite développé des techniques pour gérer la complexité des dessins du masque de microsystèmes. Ces techniques couvrent la génération des motifs uniformes au niveau de layout, ainsi que l'adaptation des algorithmes de vérification de règles de dessin aux formes complexes microsystèmes. Une étude sur une méthodologie de synthèse et d'optimisation pour microsystèmes est présentée où un langage hybride de description de microsystèmes est illustré et différents algorithmes d'optimisation sont discutés. Finalement un environnement de simulation globale de SoC est défini où un composant microsystème « commutateur optique » est simulé avec son environnement électronique.

Les microsystèmes sont le dernier développement de la microélectronique. Leur apparition ouvre des possibilités révolutionnaires dans plusieurs domaines d'application, dont l'exploitation de l'espace.L'utilisation des microsystèmes dans l'espace se heurte au problème de l'exposition à la radiation, notamment pour la partie électronique. Cet obstacle a été surmonté dans le passé par la mise en place de filières de fabrication résistantes ("durcies") aux effets de la radiation. Le rétrécisemment des budgets militaires a provoqué la disparition de la plupart des technologies de fabrication durcies, ce qui est en train de pousser les constructeurs vers l'emploi de technologies commerciales standard (COTS). L'objectif de cette thèse a été d'investiguer des techniques de conception pour le durcissement d'un microsystème fabriqué par une technologie COTS. Le microsystème en question est un capteur de rayonnements infrarouges basé sur des thermopiles en silicium, suspendues par une étape de micro-usinage en volume par la face avant. Les éléments pertinents des différents domaines de connaissance impliqués sont passés en revue, avec une analyse des techniques de durcissement applicables à la construction de l'électronique de lecture en technologie CMOS. Un programme de caractérisation expérimentale a été réalisé, et il a permit d'établir le niveau de sensibilité de la technologie aux rayonnements et l'efficacité des techniques de durcissement développées. Les très bons résultats obtenus ont permis de passer à la réalisation de la chaîne de lecture du capteur, qui a été fabriquée, catactérisée et qualifiée pour l'espace.

La notion de micro-systèmes est née avec la microélectronique, mais n'a jamais connu le même essor. Les raisons de cette différence de développement sont nombreuses : multiplicité des domaines à maîtriser, complexité des circuits de traitement du signal nécessaires, et surtout manque de procédés de fabrication standards. Jusqu'à nos jours, pour presque chaque circuit micro-système conçu puis réalisé, un procédé de fabrication spécifique a dû être développé en Laboratoire. En outre, en raison du manque de marché apparent pour ce type de composant, rares sont les applications qui ont pu être industrialisées, les investissements nécessaires étant trop importants. Les micro-systèmes sont donc, depuis leur naissance, restés des sujets de recherche en laboratoire, et n'ont pu connaître de phase d'industrialisation. Le but de mon travail de recherche a été l'utilisation des capacités et des compétences offertes par l'industrie de la microélectronique (technologie de fabrication, outils et méthodes de conception, de simulation et de test), pour concevoir et réaliser des circuits micro-systèmes monolithiques, grâce au procédé de gravure anisotropique du silicium cristallin, il est possible d'obtenir des éléments suspendus sur des micro-cavités à partir de puces fabriquées avec des technologies VLSI. Ces éléments peuvent être utilisés pour réaliser des fonctions micro-électroniques. Ce procédé de gravure a été étudié et caractérisé, et des règles de dessin pour la conception et la fabrication de structures suspendues ont été établies. Un environnement de conception assisté par ordinateur, basé sur le logiciel CADENCE, a de plus été développé afin de rendre ce procédé de fabrication accessible à tous les concepteurs.

Cette thèse porte sur l'étude d'architectures de communication sans horloge pour la conception de réseaux de communication asynchrones appliqués aux systèmes globalement asynchrones et localement synchrones. Elle s'intègre également dans le cadre du développement de l'outil de conception automatique de circuits asynchrones TAST (TIMA Asynchronous Synthesis Tool).<br />L'importance des besoins de communication au sein des systèmes intégrés modernes fait du réseau d'interconnexion un acteur majeur de la complexité et des performances de ces systèmes. Parmi les nombreuses méthodologies existantes adressant le problème de synchronisation au sein des systèmes sur silicium, nous montrons l'intérêt de choisir un réseau d'interconnexion sans horloge pour la communication des systèmes globalement asynchrones et localement synchrones. <br />Nous développons dans ce manuscrit une méthodologie de conception d'un réseau d'interconnexion qui utilise les propriétés d'excellente modularité des circuits sans horloge. Nous découpons la construction de nos réseaux sur silicium asynchrones en quatre modules majeurs : arbitrage, transport, routage et synchronisation. L'objectif de ce découpage simple est de permettre à terme la synthèse automatique d'arbitres et de réseaux de communication sans horloge dans l'outil de conception TAST. Les modules du réseau sont spécifiés en CHP, un langage de modélisation de haut niveau adapté à la description et à la synthèse de circuits asynchrones. A travers ces modélisations, nous mettons en relief l'importance des problèmes d'arbitrage et de synchronisation entre les blocs du système. Nous présentons un système de communication qui illustre cette méthodologie de construction de réseau par assemblage de modules et son degré d'automatisation actuel.

Indisponible

Indisponible

REALISATION DE MICROCAPTEURS DU TYPE MOS A GRILLE DE PALLADIUM DESTINES A LA DETECTION D'HYDROGENE. ORIGINE DES FORCES RESPONSABLES DE PHENOMENES D'ADSORPTION A L'INTERFACE SOLIDE-GAZ, TAUX D'OCCUPATION DES SITES, PRESSION DES GAZ PRESENTS A LA SURFACE DU SOLIDE, ENERGIE D'ACTIVATION. ETUDE DES MODIFICATIONS DES CARACTERISTIQUES ELECTRIQUES DES STRUCTURES MOS SUSCEPTIBLES D'ETRE PROVOQUEES PAR L'ADSORPTION DES GAZ. DESCRIPTION DES BANCS DE MESURE ET DU PROCESSUS TECHNOLOGIQUE UTILISE POUR LA REALISATION DE STRUCTURES MOS. RESULTATS EXPERIMENTAUX PORTANT SUR LA REPONSE DES DISPOSITIFS A L'HYDROGENE: EN PRESENCE D'OXYGENE A LA PRESSION ATMOSPHERIQUE ET SOUS PRESSION REDUITE EN ABSENCE D'OXYGENE DANS UNE ENCEINTE A VIDE.

ETUDE PORTANT SUR LES MOYENS DE CONTROLE DE LA DUREE DE VIE DES PORTEURS DANS LE SILICIUM, LES METHODES ELECTRIQUES DE MESURE DE CE PARAMETRE PHYSIQUE ET L'EVALUATION DE L'IMPACT DE LA DUREE DE VIE DES PORTEURS SUR LES PERFORMANCES ELECTRIQUES DES REDRESSEURS P I N DE PUISSANCE. DANS LE 1ER CHAPITRE ON CONSIDERE LES DIFFERENTES IMPURETES METALLIQUES ET DEFAUTS QUI SONT UTILISES POUR LE CONTROLE DE LA DUREE DE VIE DES PORTEURS DANS LES DISPOSITIFS DE PUISSANCE AU SILICIUM. DANS LE 2EME CHAPITRE ON EFFECTUE UNE ANALYSE COMPARATIVE DES DIFFERENTES METHODES ELECTRIQUES DE MESURE DE LA DUREE DE VIE SUR LES DIODES P I N DE PUISSANCE. DANS LE 3EME CHAPITRE ON ETUDIE L'INFLUENCE DE LA DUREE DE VIE DES PORTEURS SUR LES PERFORMANCES ELECTRIQUES DES REDRESSEURS P I N.