Dans les crypto-monnaies telles Bitcoin, l’anonymité des utilisateurs peut être compromise de plusieurs façons. Dans ce mémoire, nous effectuons une revue de littérature et une classification des différents protocoles existants pour anonymiser les usagers et analysons leur efficacité. S’appuyant sur certains critères désirables dans de tels protocoles, nous proposons un modèle de mixeur synchrone décentralisé. Nous avons ciblé deux approches qui s’inscrivent dans ce modèle, le plan de transaction et le réseau de transactions, le second étant une contribution originale de ce mémoire. Nous expliquons son fonctionnement puis analysons son efficacité dans le contexte actuel d’utilisation de Bitcoin / In cryptocurrencies such as Bitcoin, the anonymity of the users may be compromised in many ways. In this thesis, we review the literature concerning existing protocols used to increase anonymity by a method called mixing and produce a classification for such protocols. We propose a decentralized synchronous N-to-N mixing model that takes into account many considerations of mixers. We address two frameworks within this model, the transaction blueprint and the network of transactions, the second approach being a new contribution. We explain how it functions and analyse its efficiency in the current Bitcoin ecosystem.

Aujourd'hui, il y a une augmentation du nombre de normes étant intégré dans des appareils mobiles. Les problèmes principaux sont la durée de vie de la batterie et la taille de l'appareil. L'idée d'un Radio-Logiciel est de pousser le processus de numérisation aussi près que possible de l'antenne. Dans cette thèse, nous présentons la première mise en œuvre d'un récepteur radio-logiciel complet basé sur Sigma-Delta RF passe-bande, y compris un LNA à gain variable (VGLNA), un ADC Sigma-Delta RF sous-échantillonné, un mélangeur bas-conversion RF numérique et un filtre de décimation polyphasé multi-étage multi-taux. Le VGLNA élargit la gamme dynamique du récepteur multi-standard pour atteindre les exigences des trois normes sans fil ciblées. Aussi une architecture mixte, en utilisant à la fois Source-Coupled Logic (SCL) et des circuits CMOS, il est proposé d'optimiser la consommation des circuits RF numériques. Par ailleurs, nous proposons une architecture de filtre en peigne à plusieurs étages avec décomposition polyphase à réduire la consommation d'énergie. Le récepteur est mesuré pour trois normes différentes dans la bande de 2.4 GHz, la bande ISM. Les résultats des mesures montrent que le récepteur atteint 79 dB, 73 dB et 63 dB de plage dynamique pour les normes Bluetooth, ZigBee et WiFi respectivement. Le récepteur complet, mis en œuvre dans le procédé CMOS 130 nm, a une fréquence centrale accordable de 300 MHz et consomme 63 mW sous 1.2 V. Comparé à d'autres récepteurs, le circuit proposé consomme 30% moins d'énergie, la plage dynamique est de 21 dB supérieur, IIP3 est de 6 dB supérieur et le facteur de mérite est de 24 dB supérieur. / Nowadays there is an increase in the number of standards being integrated in mobile devices. The main issues are battery life and the size of the device. The idea of a Software Defined Radio is to push the digitization process as close as possible to the antenna. Having most of the circuit in the digital domain allows it to be reconfigurable thus requiring less area and power consumption. In this thesis, we present the first implementation of a complete SDR receiver based on RF bandpass Sigma-Delta including a Variable-Gain LNA (VGLNA), an RF subsampled Sigma-Delta ADC, an RF digital down-conversion mixer and a polyphase multi-stage multi-rate decimation filter. VGLNA enlarges the dynamic range of the multi-standard receiver to achieve the requirements of the three targeted wireless standards. Also a mixed architecture, using both Source-Coupled Logic (SCL) and CMOS circuits, is proposed to optimize the power consumption of the RF digital circuits. Moreover, we propose a multi-stage comb filter architecture with polyphase decomposition to reduce the power consumption. The receiver is measured for three different standards in the 2.4 GHz ISM-band. Measurement results show that the receiver achieves 79 dB, 73 dB and 63 dB of dynamic range for the Bluetooth, ZigBee and WiFi standards respectively. The complete receiver, implemented in 130 nm CMOS process, has a 300 MHz tunable central frequency and consumes 63 mW under 1.2 V supply. Compared to other SDR receivers, the proposed circuit consumes 30% less power, the DR is 21 dB higher, IIP3 is 6 dB higher and the overall Figure of Merit is 24 dB higher.

Ce travail porte sur la conception, la fabrication et la caractérisation d’un photorécepteur cohérent en filière PIC InP pour les applications 100-400 Gbit/s. La solution retenue est un récepteur cohérent pré-amplifié par un SOA pour permettre d’améliorer la responsivité du récepteur par rapport à un récepteur cohérent classique. De plus, ce récepteur est réalisé en technologie enterrée pour permettre un fonctionnement sur une plus grande gamme de longueurs d’onde. Enfin, un récepteur cohérent non pré-amplifié est aussi réalisé pour pouvoir évaluer l’impact de l’intégration du SOA sur le fonctionnement de notre récepteur. La première partie de cette étude est consacrée à des rappels sur les transmissions optiques à très haut débit, à un état de l’art sur les récepteurs cohérents, à une présentation des différents photodétecteurs et à une présentation de l’hybrid 90° qui est le composant coeur des récepteurs cohérents. Dans un second temps, nous présentons les différents choix retenus pour la conception de notre récepteur. L’étude de deux hybrid 90° simulés en technologie ridge et en technologie enterrée est détaillée. Nous commentons également le choix des photodiodes ainsi que le choix du SOA utilisé pour notre composant. Le troisième chapitre est consacré aux différentes étapes technologiques permettant la fabrication de notre récepteur cohérent pré amplifié. Nous commençons par une description des différentes techniques d’épitaxie utilisées. Ensuite, nous présentons en détails les 22 étapes technologiques nécessaires pour réaliser notre récepteur. Enfin, nous regroupons l’ensemble des caractérisations réalisées sur notre récepteur cohérent. Après un rappel sur les différentes parties de celui-ci et de leurs performances clés, nous caractérisons les composants unitaires formant notre récepteur (mixeur cohérent, photodiodes UTC et SOA). Enfin nous présentons les caractéristiques statiques et dynamiques de notre récepteur et nous comparons ses performances avec celles de l’état de l’art. Ces travaux de thèse ont permis de démontrer la faisabilité d’un récepteur pré-amplifié utilisant un SOA intégré en technologie InP enterrée avec un record de responsivité de 5 A/W. Ceci représente un gain de 12,5 dB par rapport à un récepteur cohérent non amplifié idéal et un gain de 15,5 dB par rapport à l’état de l’art des récepteurs cohérents. De plus, la consommation engendrée par cette intégration reste très faible (240 mW). Enfin, nous avons démontré une démodulation à 32 Gbauds avec un facteur Q de 14 dB. La bande passante de 40 GHz de nos diodes est compatible avec des applications à 56 Gbauds et peut être améliorée pour des applications à 100 Gbauds en réduisant la taille des photodiodes. Ce travail de thèse ouvre donc le chemin pour de nouveaux récepteurs pré-amplifés par un SOA pour des applications à 400 Gbit/s / This work focuses on the design, manufacturing and characterization of a coherent photoreceptor in PiC InP for 100-400 Gbit/s applications. The chosen solution is a preamplified coherent receiver with an SOA to improve the responsivity compared to a conventional coherent receiver. In addition, this receiver is made in buried technology to allow operation over a wider range of wavelengths. Finally, a coherent receiver without SOA is also produced to be able to evaluate its impact on the performances of our receiver. The first part of this study is devoted to reminders about very high speed optical transmissions, about state of the art on coherent receivers, about a presentation of the different photodetectors and a presentation of the 90° hybrid which is the core component in coherent receivers. Secondly, we present the various choices made for the design of our receiver. The study of two 90° hybrids simulated in ridge or in buried technology is detailed. We also comment the choices of photodiodes and SOA used for our component. The third chapter is devoted to the different technological steps used to build our preamplified receiver. We start with a description of the different epitaxial techniques used. Then, we present in detail the 22 technological steps required to realize our receiver. Finally, we group all the characterizations preformed on our coherent receiver. We characterize the unitary components of our receiver (hybrid 90°, UTC photodiodes and SOA). Finally we present the static and dynamic characteristics of our receiver and we compare its performances with the state of the art. This thesis demonstrates the feasibility of a preamplified receiver using a SOA in buried InP technology with a record of reponsivity of 5 A/W. This represents a gain of 12.5 dB compared to an ideal coherent receiver and a gain of 15,5 dB compared to the state of the art. In addition, the consumption generated by this integration remains very low (240 mW). Finally, we have demonstrated a 32 Gbauds demodulation with a Q factor of 14dB and the 40 GHz bandwidth of our photodiodes is compatible with 56 Gbauds applications. It can be improved for 100 Gbauds applications by reducing the size of our photodiodes. This thesis opens the way for a new preamplified coherent receiver for 400 Gbit/s applications