Devido à complexidade das aplicações, a demanda crescente por sistemas que usam milhões de transistores e hardware complexo; tem sido desenvolvidas ferramentas que convertem C em Linguagem de Descrição de Hardware, tais como VHDL e Verilog. Neste contexto, esta tese apresenta o projeto ChipCflow, o qual usa arquitetura a fluxo de dados, para implementar lógica de alto desempenho em Field Programmable Gate Array (FPGA). Maquinas a fluxo de dados são computadores programáveis, cujo hardware é otimizado para computação paralela de granularidade fina dirigida por dados. Em outras palavras, a execução de programas é determinado pela disponibilidade dos dados, assim, o paralelismo é intrínseco neste sistema. Por outro lado, com o avanço da tecnologia da microeletrônica, o FPGA tem sido utilizado principalmente devido a sua flexibilidade, facilidade para implementar sistemas complexos e paralelismo intrínseco. Um dos desafios é criar ferramentas para programadores que usam linguagem de alto nível (HLL), como a linguagem C, e produzir hardware diretamente. Essas ferramentas devem usar a máxima experiência dos programadores, o paralelismo das arquiteturas a fluxo de dados dinâmica, a flexibilidade e o paralelismo do FPGA, para produzir um hardware eficiente, otimizado para alto desempenho e baixo consumo de energia. O projeto ChipCflow é uma ferramenta que converte os programas de aplicação escritos em linguagem C para a linguagem VHDL, baseado na arquitetura a fluxo de dados dinâmica. O principal objetivo dessa tese é definir e implementar os operadores do ChipCflow, usando a arquitetura a fluxo de dados dinâmica em FPGA. Esses operadores usam tagged tokens para identificar dados, com base em instâncias de operadores. A implementação dos operadores e das instâncias usam um modelo de implementação assíncrono em FPGA para obter maior velocidade e menor consumo / Due to the complexity of applications, the growing demand for both systems using millions of transistors and consecutive complex hardware, tools that convert C into a Hardware Description Language (HDL), as VHDL and Verilog, have been developed. In this context this thesis presents the ChipCflow project, which uses dataflow architecture to implement high-performance logics in Field Programmable Gate Array (FPGA). Dataflow machines are programmable computers whose hardware is optimized for fine-grain data-flow parallel computation. In other words the execution of programs is determined by data availability, thus parallelism is intrinsic in these systems. On the other hand, with the advance of technology of microelectronics, the FPGA has been used mainly because of its flexibility, facilities to implement complex systems and intrinsic parallelism. One of the challenges is to create tools for programmers who use HLL (High Level Language), such as C language, producing hardware directly. These tools should use the utmost experience of the programmers, the parallelism of dynamic dataflow architecture and the flexibility and parallelism of FPGA to produce efficient hardware optimized for high performance and lower power consumption. The ChipCflow project is a tool that converts application programs written in C language into VHDL, based on the dynamic dataflow architecture. The main goal in this thesis is to define and implement the operators of ChipCflow using dynamic dataflow architecture in FPGA. These operators use tagged tokens to identify data based on instances of operators and their implementation and instances use an asynchronous implementation model in FPGA to achieve faster speed and lower consumption

Made available in DSpace on 2016-03-15T19:32:42Z (GMT). No. of bitstreams: 1 Adriano Roberto Pelaquim.pdf: 1550902 bytes, checksum: 9adc89fe2c49aaae7125a582e406a1b5 (MD5) Previous issue date: 2013-04-23 / This research has studied the implementation model of performance indicators developed by Neely et al. (2002) in order to use it in a national business organization from retail sector, through an interventionist approach. In general, the model identifying key customer groups by product correlating them with the business goals of which are balanced under Balanced Scorecard perspectives (BSC) (KAPLAN, NORTON, 1997). And then it defines performance indicators with initiatives and activities to be developed by managers to provide the achievement of targets. The organization that allowed the case study realization was the Padaria Brasileira, a chain of bakeries from Santo André city in an organic growth where incitement to answer the research question was through semi-structured and structured interviews, collection of documents and record content observatory resulting from meetings and regular visits to the units of the organization. The collected data were tabulated and compiled in accordance with the methodology described by the model, each in a specific form and pre-defined. The data analysis has followed the criteria suggested by the author and others specific to the type of business. Despite the organization already have a number of performance indicators, the study has allowed the formalization of undeclared official indicators and the inclusion of new indicators, especially of non-financial focused on customer perspective, suppliers and criteria for learning and growth. At the end, it was concluded that the model applied had adherence to business, except minor adjustments due to some limitations encountered in the organization as the level of formality still in process improvement and centralization of command. The study has also referred to a modest contribution to the improvement of the implementation model, because it could identify and map potential gaps, grip levels, assumptions and constraints between the reference model applied and feature company plus segment studied. It is important to mention that the framework was developed and tested, according to Neely et al. (2002), in multinational organizations in the Industrial and Manufacturing sector. / A presente pesquisa estudou o modelo de implementação de indicadores de desempenho desenvolvido por Neely et al. (2002) com o objetivo de empregá-lo em uma organização empresarial nacional do setor de varejo, através de uma abordagem intervencionista. Em linhas gerais, o modelo parte da identificação dos principais grupos de cliente por produto correlacionando-os com os objetivos de negócio dos quais são balanceados sob as perspectivas do Balanced Scorecard (BSC) (KAPLAN; NORTON, 1997). Na sequência leva à definição dos indicadores de desempenho juntamente com as iniciativas e atividades a serem desenvolvidas pelos principais gestores com o objetivo de proverem o alcance das metas definidas. A organização que permitiu a realização do estudo de caso foi a Padaria Brasileira, uma rede de padarias da região do ABC paulista em franco crescimento orgânico, onde a questão da pesquisa foi respondida por meio de entrevistas estruturadas e semiestruturadas, além de coleta de documentos e registro do conteúdo observatório resultante de reuniões e visitas periódicas às unidades da organização. Os dados coletados foram tabulados e compilados de acordo com a metodologia descrita pelo modelo, cada qual em um formulário específico e pré-definido. A análise dos dados seguiu os critérios sugeridos pelo autor e outros específicos em função do tipo do negócio. A despeito da organização já possuir uma série de indicadores de desempenho, o estudo possibilitou a formalização dos indicadores não declarados oficiais e a inclusão de novos indicadores, sobretudo de cunho não financeiro inclinados à perspectiva da visão cliente, dos fornecedores e dos critérios de aprendizado e crescimento. Ao final, foi possível concluir que o modelo aplicado teve aderência ao tipo de negócio, salvo pequenas adaptações em razão de algumas limitações encontradas na organização como o nível de formalidade ainda em processo de aperfeiçoamento e a centralização de comando. O estudo também remeteu a uma modesta contribuição para o aprimoramento do modelo de implementação, pois pôde identificar e mapear potenciais gaps, níveis de aderência, premissas e restrições entre o modelo de referência aplicado e as especificidades da empresa e do segmento estudado. Vale ressaltar que o framework foi desenvolvido e testado, segundo Neely et al. (2002), em organizações multinacionais do setor Industrial e de Manufatura.

Devido à complexidade das aplicações, a demanda crescente por sistemas que usam milhões de transistores e hardware complexo; tem sido desenvolvidas ferramentas que convertem C em Linguagem de Descrição de Hardware, tais como VHDL e Verilog. Neste contexto, esta tese apresenta o projeto ChipCflow, o qual usa arquitetura a fluxo de dados, para implementar lógica de alto desempenho em Field Programmable Gate Array (FPGA). Maquinas a fluxo de dados são computadores programáveis, cujo hardware é otimizado para computação paralela de granularidade fina dirigida por dados. Em outras palavras, a execução de programas é determinado pela disponibilidade dos dados, assim, o paralelismo é intrínseco neste sistema. Por outro lado, com o avanço da tecnologia da microeletrônica, o FPGA tem sido utilizado principalmente devido a sua flexibilidade, facilidade para implementar sistemas complexos e paralelismo intrínseco. Um dos desafios é criar ferramentas para programadores que usam linguagem de alto nível (HLL), como a linguagem C, e produzir hardware diretamente. Essas ferramentas devem usar a máxima experiência dos programadores, o paralelismo das arquiteturas a fluxo de dados dinâmica, a flexibilidade e o paralelismo do FPGA, para produzir um hardware eficiente, otimizado para alto desempenho e baixo consumo de energia. O projeto ChipCflow é uma ferramenta que converte os programas de aplicação escritos em linguagem C para a linguagem VHDL, baseado na arquitetura a fluxo de dados dinâmica. O principal objetivo dessa tese é definir e implementar os operadores do ChipCflow, usando a arquitetura a fluxo de dados dinâmica em FPGA. Esses operadores usam tagged tokens para identificar dados, com base em instâncias de operadores. A implementação dos operadores e das instâncias usam um modelo de implementação assíncrono em FPGA para obter maior velocidade e menor consumo / Due to the complexity of applications, the growing demand for both systems using millions of transistors and consecutive complex hardware, tools that convert C into a Hardware Description Language (HDL), as VHDL and Verilog, have been developed. In this context this thesis presents the ChipCflow project, which uses dataflow architecture to implement high-performance logics in Field Programmable Gate Array (FPGA). Dataflow machines are programmable computers whose hardware is optimized for fine-grain data-flow parallel computation. In other words the execution of programs is determined by data availability, thus parallelism is intrinsic in these systems. On the other hand, with the advance of technology of microelectronics, the FPGA has been used mainly because of its flexibility, facilities to implement complex systems and intrinsic parallelism. One of the challenges is to create tools for programmers who use HLL (High Level Language), such as C language, producing hardware directly. These tools should use the utmost experience of the programmers, the parallelism of dynamic dataflow architecture and the flexibility and parallelism of FPGA to produce efficient hardware optimized for high performance and lower power consumption. The ChipCflow project is a tool that converts application programs written in C language into VHDL, based on the dynamic dataflow architecture. The main goal in this thesis is to define and implement the operators of ChipCflow using dynamic dataflow architecture in FPGA. These operators use tagged tokens to identify data based on instances of operators and their implementation and instances use an asynchronous implementation model in FPGA to achieve faster speed and lower consumption