Denne oppgaven er stilt av Aptina Norway AS og tar for seg utviklingen av et FPGA-basert system for emulering av output fra en A/D-omformer i en CMOS-bildesensor.Dette systemet er ment a benyttes til verisering av RTL-design til CMOS-bildesensorprodukter. Emulatoren bruker en tilnrming til normalfordelingen for aemulere foton-, rad- og kolonnesty, og kan kjre pa frekvenser opp til 124:81 MHz.Dette gjr at emulatoren kan behandle 60 bilder i sekundet med full HD-opplsning. Systemet lar brukeren bestemme opplsning, stytyper og eventueltstandardavvikene til rad- og kolonnestyen ved oppstart. Hastigheten bestemmes avfrekvensen pa klokken som patrykkes. Simuleringene og testene som er utfrt viserat emulatoren gir et resultat som er visuelt likt reell foton-, rad- og kolonnesty,men styfordelingene er noe kunstige og kan forarsake uventede artifakter i bildene.