Les potentialités du nitrure de gallium (GaN), semiconducteur à large bande interdite, en font un matériau particulièrement intéressant en électronique de puissance, notamment pour des applications haute tension, haute température et haute fréquence. L'objectif de ce travail de thèse était de développer les briques technologiques nécessaires à la réalisation de transistors MOS de puissance en nitrure de gallium (GaN). Après avoir évalué, dans premier temps, les bénéfices que pourrait apporter le nitrure de gallium en électronique de puissance, nous avons en effet opté pour la réalisation d'un interrupteur MOS normally-off en GaN, interrupteur indispensable dans de nombreuses applications de l'électronique de puissance. La réalisation d'un tel dispositif passe par l'étape critique du dépôt du diélectrique de grille sur le semiconducteur, qui constitue la démarche universelle pour stabiliser et améliorer les performances d'un transistor. Le contrôle de la qualité de l'interface " diélectrique/GaN " est donc une étape fondamentale car elle influe sur les propriétés électriques du composant. Ce contrôle comprend le traitement de surface du semiconducteur, la formation de la couche interfaciale et le dépôt du diélectrique. Nous montrons qu'une étape d'oxydation du GaN sous UV, combinée à une oxydation plasma avant le dépôt du diélectrique, permet d'optimiser l'état de surface et de minimiser les contaminations à l'interface. Les mesures électriques, réalisées pour déterminer la densité de charges piégées à l'interface diélectrique/GaN ou dans le diélectrique, montrent des différences significatives liées au type de croissance du GaN (MBE ou MOCVD) et en particulier au type de dopage N ou P du substrat GaN. Des corrélations entre la physico-chimie d'interface et les propriétés électriques des structures sont illustrées. De plus, d'autres étapes technologiques nécessaires à la fabrication d'un MOSFET sur GaN ont été étudiées, en particulier les implantations ioniques de type N et P et la gravure ionique. Les résultats obtenus sur ces différentes briques technologiques permettront, dans un futur proche, la conception de transistors MOS de puissance en GaN, bien qu'il reste encore des défis scientifiques et technologiques à relever avant d'obtenir l'interrupteur de puissance idéal, c'est-à-dire un interrupteur normalement ouvert (normally-off), faibles pertes, forte puissance, haute fréquence et haute température.

Depuis 1995 et la première proposition de remplacer la grille flottante en polysilicium des mémoires non volatiles (MNV) par des nanocristaux de Si (nc-Si), la recherche est très active dans ce domaine. Cette étude se propose d'une part, d'améliorer les caractéristiques d'une MNV à nanocristaux en termes de temps de rétention et d'autre part, d'évaluer les possibilités d'un stockage multibits dans ces nanocristaux. De ce point de vue, le semiconducteur InAs présente des avantages par rapport au Si. En effet, l'InAs possède un offset de bande de conduction plus important que le Si avec l'oxyde SiO2, ce qui devrait conduire à un meilleur confinement des électrons et donc à un meilleur temps de rétention qu'avec le Si. Par ailleurs, la masse effective des porteurs dans l'InAs étant plus faible que celle dans le Si, les niveaux confinés sont mieux séparés, ce qui augmenterait les potentialités de stockage multibits avec des électrons. L'objectif de ma thèse a consisté à évaluer le potentiel d'une MNV à nanocristaux d'InAs (nc-InAs) par comparaison aux MNV à nc-Si. Dans un premier temps, il s'est agi de faire croître, dans un réacteur d'épitaxie par jets moléculaires, des nc-InAs sur un oxyde tunnel SiO2 formé sur un substrat Si. Les nanocristaux sont monocristallins et hémisphériques. Il s'est avéré que la température de croissance joue un rôle prépondérant dans le contrôle de la densité des nc-InAs alors que leur taille (de 2 à 10 nm de hauteur) dépend plutôt de la quantité de matière déposée. Leur densité peut atteindre 7 x 10^11 cm^(-2). Dans un deuxième temps, nous avons fabriqué des structures Métal-Oxyde-Semiconducteur (MOS) à nc-InAs destinées à intégrer des cellules mémoires. Nous avons montré qu'il était possible de charger et de décharger les structures à nc-InAs. Les temps d'écriture et effacement peuvent atteindre 1 us et 0,1 ms respectivement à 12 V et 11 V. Par ailleurs, les mesures des temps de rétention ont démontré que l'utilisation des nc-InAs permet d'augmenter le temps de rétention de 2 décades par rapport aux nc-Si pour une structure de dimensions identiques. Il s'avère que l'amélioration des caractéristiques de rétention des électrons dans les nc-InAs est due à l'offset de bande plus important de l'InAs avec le SiO2 que Si. En conclusion, la maîtrise de la croissance et de l'encapsulation des nc-InAs a permis leur intégration dans des dispositifs mémoires tests qui ont présenté des caractéristiques prometteuses pour les mémoires non volatiles.