La miniaturisation croissante des circuits intégrés entraîne une augmentation de la complexité des procédés de<br />fabrication où chaque nouvelle étape peut influer la fiabilité du composant. Les fabricants de semi-conducteurs<br />doivent garantir un niveau de fiabilité excellent pour garantir les performances à long terme du produit final.<br />Pour cela il est nécessaire de caractériser et modéliser les différents mécanismes de défaillance au niveau du<br />transistor MOSFET. Ce travail de thèse porte spécifiquement sur les mécanismes de dégradation de type «<br />Negative Bias Temperature Instability» communément appelé NBTI.<br />Basé sur la génération d'états d'interface, la génération de charges fixes et de piégeage de trous dans l'oxyde, le<br />modèle de dégradation proposé permet de prédire les accélérations en température et en champ électrique,<br />d'anticiper les phénomènes de relaxation, tout en restant cohérent avec les caractères intrinsèques de chaque<br />défauts et les modifications des matériaux utilisés.<br />Ce travail de thèse ouvre le champ à de nouvelles techniques d'analyse basées sur l'optimisation des méthodes<br />de tests et d'extraction de paramètres dans les oxydes ultra minces en évitant les phénomènes de relaxation qui<br />rendent caduques les techniques conventionnelles. Ainsi, une nouvelle technique dite « à la volée » a été<br />développée, et permet d'associer à la fois la mesure et le stress accéléré à l'aide de trains d'impulsions<br />appropriés.<br />Finalement, une nouvelle méthodologie est développée pour tenir compte des conditions réelles de<br />fonctionnement des transistors, et une approche novatrice de compensation du NBTI est proposée pour des<br />circuits numériques et analogiques.