Vertical stacking—based on modern manufacturing and integration technologies—of multiple 2D chips enables three-dimensional integrated circuits (3D ICs). This exploitation of the third dimension is generally accepted for aiming at higher packing densities, heterogeneous integration, shorter interconnects, reduced power consumption, increased data bandwidth, and realizing highly-parallel systems in one device. However, the commercial acceptance of 3D ICs is currently behind its expectations, mainly due to challenges regarding manufacturing and integration technologies as well as design automation. This work addresses three selected, practically relevant design challenges: (i) increasing the constrained reusability of proven, reliable 2D intellectual property blocks, (ii) planning different types of (comparatively large) through-silicon vias with focus on their impact on design quality, as well as (iii) structural planning of massively-parallel, 3D-IC-specific interconnect structures during 3D floorplanning. A key concept of this work is to account for interconnect structures and their properties during early design phases in order to support effective and high-quality 3D-IC-design flows. To tackle the above listed challenges, modular design-flow extensions and methodologies have been developed. Experimental investigations reveal the effectiveness and efficiency of the proposed techniques, and provide findings on 3D integration with particular focus on interconnect structures. We suggest consideration of these findings when formulating guidelines for successful 3D-IC design automation.:1 Introduction 1.1 The 3D Integration Approach for Electronic Circuits 1.2 Technologies for 3D Integrated Circuits 1.3 Design Approaches for 3D Integrated Circuits 2 State of the Art in Design Automation for 3D Integrated Circuits 2.1 Thermal Management 2.2 Partitioning and Floorplanning 2.3 Placement and Routing 2.4 Power and Clock Delivery 2.5 Design Challenges 3 Research Objectives 4 Planning Through-Silicon Via Islands for Block-Level Design Reuse 4.1 Problems for Design Reuse in 3D Integrated Circuits 4.2 Connecting Blocks Using Through-Silicon Via Islands 4.2.1 Problem Formulation and Methodology Overview 4.2.2 Net Clustering 4.2.3 Insertion of Through-Silicon Via Islands 4.2.4 Deadspace Insertion and Redistribution 4.3 Experimental Investigation 4.3.1 Wirelength Estimation 4.3.2 Configuration 4.3.3 Results and Discussion 4.4 Summary and Conclusions 5 Planning Through-Silicon Vias for Design Optimization 5.1 Deadspace Requirements for Optimized Planning of Through-Silicon Vias 5.2 Multiobjective Design Optimization of 3D Integrated Circuits 5.2.1 Methodology Overview and Configuration 5.2.2 Techniques for Deadspace Optimization 5.2.3 Design-Quality Analysis 5.2.4 Planning Different Types of Through-Silicon Vias 5.3 Experimental Investigation 5.3.1 Configuration 5.3.2 Results and Discussion 5.4 Summary and Conclusions 6 3D Floorplanning for Structural Planning of Massive Interconnects 6.1 Block Alignment for Interconnects Planning in 3D Integrated Circuits 6.2 Corner Block List Extended for Block Alignment 6.2.1 Alignment Encoding 6.2.2 Layout Generation: Block Placement and Alignment 6.3 3D Floorplanning Methodology 6.3.1 Optimization Criteria and Phases and Related Cost Models 6.3.2 Fast Thermal Analysis 6.3.3 Layout Operations 6.3.4 Adaptive Optimization Schedule 6.4 Experimental Investigation 6.4.1 Configuration 6.4.2 Results and Discussion 6.5 Summary and Conclusions 7 Research Summary, Conclusions, and Outlook Dissertation Theses Notation Glossary Bibliography / Dreidimensional integrierte Schaltkreise (3D-ICs) beruhen auf neuartigen Herstellungs- und Integrationstechnologien, wobei vor allem “klassische” 2D-ICs vertikal zu einem neuartigen 3D-System gestapelt werden. Dieser Ansatz zur Erschließung der dritten Dimension im Schaltkreisentwurf ist nach Expertenmeinung dazu geeignet, höhere Integrationsdichten zu erreichen, heterogene Integration zu realisieren, kürzere Verdrahtungswege zu ermöglichen, Leistungsaufnahmen zu reduzieren, Datenübertragungsraten zu erhöhen, sowie hoch-parallele Systeme in einer Baugruppe umzusetzen. Aufgrund von technologischen und entwurfsmethodischen Schwierigkeiten bleibt jedoch bisher die kommerzielle Anwendung von 3D-ICs deutlich hinter den Erwartungen zurück. In dieser Arbeit werden drei ausgewählte, praktisch relevante Problemstellungen der Entwurfsautomatisierung von 3D-ICs bearbeitet: (i) die Verbesserung der (eingeschränkten) Wiederverwendbarkeit von zuverlässigen 2D-Intellectual-Property-Blöcken, (ii) die komplexe Planung von verschiedenartigen, verhältnismäßig großen Through-Silicion Vias unter Beachtung ihres Einflusses auf die Entwurfsqualität, und (iii) die strukturelle Einbindung von massiv-parallelen, 3D-IC-spezifischen Verbindungsstrukturen während der Floorplanning-Phase. Das Ziel dieser Arbeit besteht darin, Verbindungsstrukturen mit deren wesentlichen Eigenschaften bereits in den frühen Phasen des Entwurfsprozesses zu berücksichtigen. Dies begünstigt einen qualitativ hochwertigen Entwurf von 3D-ICs. Die in dieser Arbeit vorgestellten modularen Entwurfsprozess-Erweiterungen bzw. -Methodiken dienen zur effizienten Lösung der oben genannten Problemstellungen. Experimentelle Untersuchungen bestätigen die Wirksamkeit sowie die Effektivität der erarbeiten Methoden. Darüber hinaus liefern sie praktische Erkenntnisse bezüglich der Anwendung von 3D-ICs und der Planung deren Verbindungsstrukturen. Diese Erkenntnisse sind zur Ableitung von Richtlinien für den erfolgreichen Entwurf von 3D-ICs dienlich.:1 Introduction 1.1 The 3D Integration Approach for Electronic Circuits 1.2 Technologies for 3D Integrated Circuits 1.3 Design Approaches for 3D Integrated Circuits 2 State of the Art in Design Automation for 3D Integrated Circuits 2.1 Thermal Management 2.2 Partitioning and Floorplanning 2.3 Placement and Routing 2.4 Power and Clock Delivery 2.5 Design Challenges 3 Research Objectives 4 Planning Through-Silicon Via Islands for Block-Level Design Reuse 4.1 Problems for Design Reuse in 3D Integrated Circuits 4.2 Connecting Blocks Using Through-Silicon Via Islands 4.2.1 Problem Formulation and Methodology Overview 4.2.2 Net Clustering 4.2.3 Insertion of Through-Silicon Via Islands 4.2.4 Deadspace Insertion and Redistribution 4.3 Experimental Investigation 4.3.1 Wirelength Estimation 4.3.2 Configuration 4.3.3 Results and Discussion 4.4 Summary and Conclusions 5 Planning Through-Silicon Vias for Design Optimization 5.1 Deadspace Requirements for Optimized Planning of Through-Silicon Vias 5.2 Multiobjective Design Optimization of 3D Integrated Circuits 5.2.1 Methodology Overview and Configuration 5.2.2 Techniques for Deadspace Optimization 5.2.3 Design-Quality Analysis 5.2.4 Planning Different Types of Through-Silicon Vias 5.3 Experimental Investigation 5.3.1 Configuration 5.3.2 Results and Discussion 5.4 Summary and Conclusions 6 3D Floorplanning for Structural Planning of Massive Interconnects 6.1 Block Alignment for Interconnects Planning in 3D Integrated Circuits 6.2 Corner Block List Extended for Block Alignment 6.2.1 Alignment Encoding 6.2.2 Layout Generation: Block Placement and Alignment 6.3 3D Floorplanning Methodology 6.3.1 Optimization Criteria and Phases and Related Cost Models 6.3.2 Fast Thermal Analysis 6.3.3 Layout Operations 6.3.4 Adaptive Optimization Schedule 6.4 Experimental Investigation 6.4.1 Configuration 6.4.2 Results and Discussion 6.5 Summary and Conclusions 7 Research Summary, Conclusions, and Outlook Dissertation Theses Notation Glossary Bibliography

Verbindungen mit Spinellstruktur im quasiternären System "LiO0.5-MnOx-FeOx" finden industriell als keramische Werkstoffe in der Elektrotechnik und Elektronik Verwendung. So werden Lithium-Mangan-Spinelloxide der Form Li1+xMn2-xO4 (x => 0) als Kathodenmaterial für wiederaufladbare Lithiumbatterien untersucht. Sowohl Lithium- als auch Manganferrit finden Einsatz als steuerbare Komponenten in der Mikrowellentechnik und Manganferrite als Leistungsüberträger in Spulen und Transformatoren der Hochfrequenztechnik. Für einen solchen technischen Einsatz sind die Kenntnisse der Bedingungen für die Synthese phasenreiner Spinelle und deren Struktur unerlässlich. Die Darstellung der Spinelle erfolgte im Rahmen dieser Arbeit aus gefriergetrockneten Lithium-Mangan-Eisenformiaten. Diese Precursoren zeichnen sich durch hohe Reaktivität und exakte Metallionenstöchiometrie aus. Der Zersetzungsablauf von gefriergetrockneten Li-Mn(II)-Fe(III)-Formiaten unter Argon wurde mittels thermischer Analyse, gekoppelt mit der Massenspektroskopie, sowie durch Röntgenpulveraufnahmen der Zwischenprodukte untersucht. Aus den vorzersetzten Precursoren gewünschter Zusammensetzung wurden unter kontrollierten Temperatur- und Sauerstoffpartialdruckbedingungen einphasige Spinelloxide dargestellt. Die so erhaltenen Verbindungen mit Spinellstruktur wurden mittels Röntgenbeugung und Strukturverfeinerung sowie XANES- und Mößbauerspektroskopie und magnetischen Messungen untersucht. Aus der Kombination dieser Methoden konnten Schlussfolgerungen bezüglich der Struktur, Kationenverteilung und Eigenschaften der jeweiligen Spinelle gewonnen werden. Im Mittelpunkt der Arbeit steht die in der Literatur nicht beschriebene Mischkristallreihe LixMn1+xFe2?2xO4, die Mn(II) und Mn(III) oder Mn(III) und Mn(IV) für x < 0.5 oder x > 0.5 enthält. Mit zunehmendem x-Wert vergrößert sich der Anteil von Lithiumionen auf Tetraeder-plätzen. Bei einem Wert x = 4/7 erreicht dieser Anteil 100%. Unter Einbeziehung der Ergebnisse der Mößbaueruntersuchungen ergeben sich für die Spinellverbindungen mit x = 2/7, 3/7 und 4/7 die folgenden Kationenverteilungen: (Li1.04Mn2+2.81-[delta]Fe3+3.15Mn3+[delta])A[Li0.96Fe3+6.85Mn3+6-[delta]Mn2+0.19+[delta]]BO28 (Li2.37Mn2+1.0-*Fe3+2.98Mn3+0.65+*)A[Li0.63Fe3+5.02Mn3+8.35-*Mn2+*]BO28 (Li4.0Fe3+2.37Mn3+0.63)A[Fe3+3.63Mn3+9.37Mn4+1.0]BO28. Eine theoretisch vorhersehbare Zunahme der Sättigungsmagnetisierung bei kleinen x-Werten wird durch Abnahme der kooperativen Kopplungseffekte mit Abnahme des Eisengehaltes nicht beobachtet. Zusammenfassend kann festgehalten werden, dass die Darstellung phasenreiner Spinelloxide aus den vorzersetzten gefriergetrockneten Li-Mn-Fe-Formiaten im gesamten Bereich zwischen den bekannten quasibinären Spinellverbindungen MnFe2O4, Li0.5Fe2.5O4, LiMn2O4 und Li4/3Mn5/3O4 im quaternären System Li-Mn-Fe-O unter jeweils definierten pO2/T-Bedingungen möglich ist. Die Synthesetemperaturen sind teilweise um 100°C bis 200°C niedriger als bei vergleichbaren Proben aus den Festkörpereaktionen. Manganreiche Spinelle außerhalb dieses Bereiches konnten nicht synthetisiert werden.