No description available.

Desde hace más de una década el Grupo de Investigación en Sistemas Electrónicos y Electromectrónicos (GISEE) de la Universidad Nacional del Sur dise~na y ensaya circuitos integrados en sus distintas líneas de investigación. La fabricación de éstos ha sido posible a través de convenios específicos entre la Universidad y compañías que proveen el acceso a los procesos a escala de prototipado con fines educativos, de investigación o comercialización a baja escala. Durante el desarrollo de la investigación para acceder al título de doctorado se encontró que para realizar el prototipo de prueba de concepto era necesario realizar funciones digitales y trasmitir datos a la máxima frecuencia permitida por la tecnología. Detectada esta necesidad se comenzó con el dise~no de dos bloques, un transmisor de datos digitales y un generador de reloj. Entre las características técnicas más importantes del transmisor de datos se puede destacar la compatibilidad con los dispositivos FPGA disponibles en el laboratorio. Por el lado del generador de reloj, la característica más importante a destacar es la posibilidad de variar la frecuencia de salida mediante la configuración de una palabra digital. A medida que se avanzaba en las tareas de diseño de ambos bloques se propuso la idea de documentar el trabajo con dos fines sumamente importantes. El primero es la disponibilidad de los resultados obtenidos como bloques de propiedad intelectual para cualquier otro miembro del grupo pudiera utilizarlos. El segundo, detallar y documenta el proceso de diseño facilita la migración del dise~no a otro proceso de fabricación en caso de ser necesario. El objetivo de este trabajo es dise~nar y fabricar un sistema de trasmisión de datos digitales y un bloque de generación de reloj reutilizables por otros miembros del grupo de investigación. / Since more than ten years ago the Electronic and Electromechatronics Systems Research Group (GISEE) from Universidad Nacional del Sur design and measure integraded circuits IC in several diferents investigation topics. The fabrication have been posible thougth agreements between the university and different company, who provides acces to severals integration procces for low volume with educational and reserch purposes. A proof of concept prototype, for doctoral thesis, requires a high speed digital data transmitter and a clock generator working at the speed limit the best available tecnology. The transmitter main characteristics is the compatibility with the FPGA available at the lab. The clock generator must be able to change the output frequency using a digital word. This work have two main objetives. First, create common blocks for digital high speed systems and share it with other group membres who needed it. Second, the build an apropiated documentation to migrate the design to other technology if it is needed.

Los avances en las tecnologías y en las herramientas de fabricación de circuitos integrados han permitido aumentar la cantidad de componentes que se integran en un mismo chip, dando lugar a sistemas más complejos denominados sistemas en un chip (SoCs). Para reducir costos y tiempos del mercado, una característica fundamental que buscan los fabricantes de SoCs es que sus dise~nos sean reutilizables. Por este motivo, para realizar la comunicación entre componentes se utilizan interfaces estandarizadas. En esta tesis se presenta el desarrollo de dos periféricos con un bus de comunicación denominado AMBA, creado por ARM. En primer lugar se muestra el desarrollo de un generador de números aleatorios. Este periférico obtiene su característica a partir de un fenómeno físico aleatorio como es el ruido térmico proveniente de resistencias. El ruido generado se amplifica y se utiliza para controlar la frecuencia de salida de un oscilador. Con esta se~nal se realiza el muestreo de una de mayor frecuencia provista por un oscilador de anillos. La aleatoriedad de los bits resultantes del muestreo se comprueba con las pruebas estadísticas normalizadas por el National Institute of Standards and Technology (NIST). Luego, para el aprendizaje del bus AMBA, se muestra el desarrollo de un Receptor Transmisor Asíncrono Universal (UART). Ambos periféricos se dise~nan con una interfaz AMBA APB y tienen la posibilidad de interactuar con un bus AMBA AHB por medio de un dispositivo denominado puente APB. Los perifricos y su respectiva interfaz AMBA se implementan en un proceso de Tower Jazz de 180 nm. / The advances in tool and technologies for manufacture of integrated circuits have allowed an increase in the number of components in the same chip, resulting in more complex systems called systems on a chip (SoCs). In order to reduce development costs and time to market, SoCs manufacturers require that their designs be reusable. For this reason, standardized interfaces are used for communication between components. This thesis presents the development of two peripherals that use the standardized AMBA bus, created by ARM. As a first approach to understand the bus interface, a Universal Asynchronous Receiver-Transmitter (UART) is implemented. Next, a true random number generator is designed. Its implementation relies on the physical phenomena of thermal noise intrinsic from resistance. Then this noise is amplified and used to control an oscillator's output frequency. This signal is used to sample a larger frequency signal provided by a ring oscillator. This generates an output bit stream whose randomness is verified with statistical tests standardized by National institute of standards and technology (NIST). Both peripherals are designed for work with an AMBA APB bus and have the possibility to interact with an AMBA bus through a bridge. The peripherals and their respective AMBA interfaces are implemented in a 180 nm Tower Jazz process.