Ce mémoire est le résultat d'une recherche purement exploratoire concernant la définition d'une application de réseaux de neurones à base de transistors monoélectroniques (Single-Electron Transistor, SET). Il dresse un portait de l'état de l'art actuel, et met de l'avant la possibilité d'associer les SET avec la technologie actuelle (Field Electron Transistor, FET). La raison de cette association est que les SET peuvent être perçus comme un moyen de changement de paradigme, c'est-à-dire remplacer une fonction CMOS occupant une grande place par un dispositif alternatif présentant de meilleures performances ou équivalentes. Par l'intermédiaire de leurs caractéristiques électriques peu ordinaires au synonyme de"l'effet de blocage de Coulomb", les SET ont le potentiel d'être exploités intelligemment afin de tirer profit sur la consommation énergétique essentiellement. Cette problématique est présentée comme une des propositions alternatives"Beyond CMOS" aux termes de la diminution géométrique des transistors FET à la lumière de l'ITRS. Cette recherche propose d'exposer des circuits électroniques de technologie MOS complétés à l'aide de SET (circuits hybrides) et de montrer que l'on est capable de les remplacer ou les compléter (partiellement) dans des architectures à réseau de neurones. Pour cela, des simulations sous logiciel Cadence Environnement permettront de valider le comportement des circuits sur plusieurs critères tels que la vitesse de réponse et la consommation énergétique, par exemple. En résultat, seront proposées deux architectures à réseaux de neurones de fonctions différentes : une architecture Winner-Take-All et un générateur de spikes en tension. La première étant inspirée d'une publication provenant de GUIMARAES et al., veut démontrer qu'à partir d'une architecture SET existante, il est envisageable de se l'approprier et de l'appliquer aux paramètres des SET du CRN[indice supérieur 2] augmentant donc nos chances de pouvoir les concevoir dans notre groupe de recherche. Le second axe est la simulation d'un circuit capable de générer des signaux à spikes sans perte d'information, ce qui requerrait un nombre considérable de transistors FET sans l'utilisation de SET, mettant donc en valeur la réduction de composants.
Identifer | oai:union.ndltd.org:usherbrooke.ca/oai:savoirs.usherbrooke.ca:11143/5493 |
Date | January 2010 |
Creators | Trinh, Franck Ky |
Contributors | Drouin, Dominique |
Publisher | Université de Sherbrooke |
Source Sets | Université de Sherbrooke |
Language | French |
Detected Language | French |
Type | Mémoire |
Rights | © Franck ky Trinh |
Page generated in 0.0012 seconds