Made available in DSpace on 2016-08-17T14:53:07Z (GMT). No. of bitstreams: 1
Diomadson Belfort.pdf: 1540332 bytes, checksum: 3100ff3681a43294daea6ee8313b879e (MD5)
Previous issue date: 2007-09-05 / In digital measurement systems, signal conditioning circuits have the main
functionality of adjusting analog signals for digital conversion. For maximizing the
application of a measurement circuit or system, yet considering its integration in a single
chip, these circuits must be programmable, in order to serve to different kinds of sensors
with diverse output signal characteristics. The main functions of the signal conditioning
circuit, in this case, are the amplification and dc level shift of the analog signal.
In this master s thesis, an architecture of a signal conditioning integrated circuit
with programmable gain and dc level shift, optimized in number of discrete components,
using the switched capacitor technique is proposed. The proposed architecture allows the
circuit use in differential and single-ended modes, with unipolar and bipolar signals. The
design of an integrated circuit is carried out for implementing the proposed architecture
using 0.35 mm TSMC CMOS technology, available in the ASIC design kit (ADK) of the
Mentor Graphics, IC Nanometer software package. / Em sistemas digitais de medição, circuitos de condicionamento de sinais têm como
principal finalidade o ajuste dos sinais analógicos para realização da conversão digital.
Para maximização da aplicação de um circuito ou sistema de medição, considerando ainda
sua integração em uma única pastilha, esses circuitos têm que ser programáveis, de forma a
atender a diversos tipos de sensores com características de sinais de saída diversas. As
principais funções do circuito de condicionamento, neste caso, são a amplificação e o
ajuste de nível cc do sinal analógico.
Nesta dissertação, propõe-se uma arquitetura de um circuito de condicionamento
integrado com ajuste de nível cc e ganho programáveis, otimizada em número de
componentes discretos, usando a técnica de capacitores chaveados. A arquitetura proposta
permite a utilização do circuito nos modos diferencial e de terminação única, unipolar ou
bipolar. Um projeto de um circuito integrado é realizado implementando a arquitetura
proposta em tecnologia CMOS 0,35 mm TSMC, disponível no ASIC design kit (ADK) do
pacote de programas da Mentor Graphics, IC Nanometer.
| Identifer | oai:union.ndltd.org:IBICT/oai:tede2:tede/429 |
| Date | 05 September 2007 |
| Creators | Belfort, Diomadson Rodrigues |
| Contributors | Catunda, Sebastian Yuri Cavalcanti |
| Publisher | Universidade Federal do Maranhão, PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA DE ELETRICIDADE/CCET, UFMA, BR, Engenharia |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Format | application/pdf |
| Source | reponame:Biblioteca Digital de Teses e Dissertações da UFMA, instname:Universidade Federal do Maranhão, instacron:UFMA |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.057 seconds