Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2017. / Submitted by Raquel Almeida (raquel.df13@gmail.com) on 2017-05-29T19:01:52Z No. of bitstreams: 1 2017_BeatrizOliveiraCâmaradaFé.pdf: 5219419 bytes, checksum: 42c274999f95dc44122d55d1ccf59797 (MD5) / Approved for entry into archive by Raquel Viana (raquelviana@bce.unb.br) on 2017-05-29T22:46:22Z (GMT) No. of bitstreams: 1 2017_BeatrizOliveiraCâmaradaFé.pdf: 5219419 bytes, checksum: 42c274999f95dc44122d55d1ccf59797 (MD5) / Made available in DSpace on 2017-05-29T22:46:22Z (GMT). No. of bitstreams: 1 2017_BeatrizOliveiraCâmaradaFé.pdf: 5219419 bytes, checksum: 42c274999f95dc44122d55d1ccf59797 (MD5) Previous issue date: 2017-05-29 / A contínua miniaturização do tamanho dos transistores abriu espaço para inovações tecnológicas e novas abordagens de desenvolvimento de sistemas. Dentre estas inovações pode-se destacar a tecnologia nanoeletrônica e os sistemas-em-chip (SoC). Os SoCs são limitados pelas suas interconexões e a abordagem de redes-em-chip (NoC) provê uma solução flexível e expansível para esse problema. O roteador é o módulo central na NoC e novas arquiteturas estão sendo desenvolvidas para melhor atender as necessidades de um SoC, que incluem baixo consumo de potência e menor área ocupada possível. Por sua vez o transistor monoelétron (SET) é um dispositivo Nanoeletrônico que ocupa uma pequena área e dissipa pouca potência, sendo ideal para o desenvolvimento de um roteador nanoeletrônico. Este trabalho propõe uma arquitetura digital de um roteador para NoC com topologia Mesh completamente baseado na tecnologia SET. São propostos módulos digitais básicos baseados na tecnologia SET, compilados em uma biblioteca para LTspice, e novas arquiteturas de uma memória SRAM e um registrador FIFO. Ao final os resultados serão comparados com a tecnologia CMOS, evidenciando as vantagens do roteador nanoeletrônico. / The continued reduction in transistor size has made room for technological innovations and new approaches to system development. Among these innovations the nanoelectronic technology and systems-on-chip (SoC) can be highlighted. SoCs are limited by their interconnections, and the network-on-chip (NoC) approach provides a flexible and scalable solution to this problem. The router is the central module in NoC and new architectures are being developed to better meet the needs of a SoC, which include low power consumption and the smallest possible occupied area. In turn, the single-electron transistor (SET) is a nanoelectronic device that occupies a small area and dissipates low power, being ideal for the development of a nanoelectronic router. This work proposes a complete nanoelectronic circuit for an information router aiming at NoCs with Mesh topology. Basic digital modules based on the SET technology and new architectures of an SRAM memory and a FIFO register are proposed. At the end the results will be compared with the CMOS technology and the advantages of the nanoelectronic router will become evident.

Made available in DSpace on 2014-12-17T15:47:50Z (GMT). No. of bitstreams: 1 BrunoCO.pdf: 708202 bytes, checksum: 3eb4368a0c268064bcd6ad892e1f2c0c (MD5) Previous issue date: 2009-05-22 / The constant increase of complexity in computer applications demands the development of more powerful hardware support for them. With processor's operational frequency reaching its limit, the most viable solution is the use of parallelism. Based on parallelism techniques and the progressive growth in the capacity of transistors integration in a single chip is the concept of MPSoCs (Multi-Processor System-on-Chip). MPSoCs will eventually become a cheaper and faster alternative to supercomputers and clusters, and applications developed for these high performance systems will migrate to computers equipped with MP-SoCs containing dozens to hundreds of computation cores. In particular, applications in the area of oil and natural gas exploration are also characterized by the high processing capacity required and would benefit greatly from these high performance systems. This work intends to evaluate a traditional and complex application of the oil and gas industry known as reservoir simulation, developing a solution with integrated computational systems in a single chip, with hundreds of functional unities. For this, as the STORM (MPSoC Directory-Based Platform) platform already has a shared memory model, a new distributed memory model were developed. Also a message passing library has been developed folowing MPI standard / O constante aumento da complexidade das aplica??es demanda um suporte de hardware computacionalmente mais poderoso. Com a aproxima??o do limite de velocidade dos processadores, a solu??o mais vi?vel ? o paralelismo. Baseado nisso e na crescente capacidade de integra??o de transistores em um ?nico chip surgiram os chamados MPSoCs (Multiprocessor System-on-Chip) que dever?o ser, em um futuro pr?ximo, uma alternativa mais r?pida e mais barata aos supercomputadores e clusters. Aplica??es tidas como destinadas exclusivamente a execu??o nesses sistemas de alto desempenho dever?o migrar para m?quinas equipadas com MPSoCs dotados de dezenas a centenas de n?cleos computacionais. Aplica??es na ?rea de explora??o de petr?leo e g?s natural tamb?m se caracterizam pela enorme capacidade de processamento requerida e dever?o se beneficiar desses novos sistemas de alto desempenho. Esse trabalho apresenta uma avalia??o de uma tradicional e complexa aplica??o da ind?stria de petr?leo e g?s natural, a simula??o de reservat?rios, sob a nova ?tica do desenvolvimento de sistemas computacionais integrados em um ?nico chip, dotados de dezenas a centenas de unidades funcionais. Para isso, um modelo de mem?ria distribu?da foi desenvolvido para a plataforma STORM (MPSoC Directory-Based Platform), que j? contava com um modelo de mem?ria compartilhada. Foi desenvolvida, ainda, uma biblioteca de troca de mensagens para esse modelo de mem?ria seguindo o padr?o MPI

Made available in DSpace on 2016-08-17T14:53:07Z (GMT). No. of bitstreams: 1 Diomadson Belfort.pdf: 1540332 bytes, checksum: 3100ff3681a43294daea6ee8313b879e (MD5) Previous issue date: 2007-09-05 / In digital measurement systems, signal conditioning circuits have the main functionality of adjusting analog signals for digital conversion. For maximizing the application of a measurement circuit or system, yet considering its integration in a single chip, these circuits must be programmable, in order to serve to different kinds of sensors with diverse output signal characteristics. The main functions of the signal conditioning circuit, in this case, are the amplification and dc level shift of the analog signal. In this master s thesis, an architecture of a signal conditioning integrated circuit with programmable gain and dc level shift, optimized in number of discrete components, using the switched capacitor technique is proposed. The proposed architecture allows the circuit use in differential and single-ended modes, with unipolar and bipolar signals. The design of an integrated circuit is carried out for implementing the proposed architecture using 0.35 mm TSMC CMOS technology, available in the ASIC design kit (ADK) of the Mentor Graphics, IC Nanometer software package. / Em sistemas digitais de medição, circuitos de condicionamento de sinais têm como principal finalidade o ajuste dos sinais analógicos para realização da conversão digital. Para maximização da aplicação de um circuito ou sistema de medição, considerando ainda sua integração em uma única pastilha, esses circuitos têm que ser programáveis, de forma a atender a diversos tipos de sensores com características de sinais de saída diversas. As principais funções do circuito de condicionamento, neste caso, são a amplificação e o ajuste de nível cc do sinal analógico. Nesta dissertação, propõe-se uma arquitetura de um circuito de condicionamento integrado com ajuste de nível cc e ganho programáveis, otimizada em número de componentes discretos, usando a técnica de capacitores chaveados. A arquitetura proposta permite a utilização do circuito nos modos diferencial e de terminação única, unipolar ou bipolar. Um projeto de um circuito integrado é realizado implementando a arquitetura proposta em tecnologia CMOS 0,35 mm TSMC, disponível no ASIC design kit (ADK) do pacote de programas da Mentor Graphics, IC Nanometer.