Return to search

Analyse de défaillances de circuits VLSI par microscopie électronique à balayage

Cette thèse concerne l'analyse de défaillances de circuits VLSI et plus particulièrement la détection de défauts sur des circuits (microprocesseurs) à structure non connue. Une méthodologie basée sur balayage fonctionnant en contraste de potentiel est proposée. Les différents outils nécessaires à la mise en œuvre de cette méthodologie sont ensuite développés. les principaux résultats obtenus sont exposés, résultats permettant de démontrer la faisabilité de cette méthodologie. Une deuxième partie décrit un dispositif original de formation et de mémorisation d'images à semi-conducteur réalisable en technologie MOS. Les principales caractéristiques de ce capteur sont présentées ainsi que les résultats de mesures effectuées sur un circuit prototype. Enfin des améliorations de ce dispositif sont proposés

Identiferoai:union.ndltd.org:CCSD/oai:tel.archives-ouvertes.fr:tel-00315589
Date07 June 1985
CreatorsBergher, Laurent
Source SetsCCSD theses-EN-ligne, France
LanguageFrench
Detected LanguageFrench
TypePhD thesis

Page generated in 0.0015 seconds