Made available in DSpace on 2014-06-12T16:00:24Z (GMT). No. of bitstreams: 2
arquivo6554_1.pdf: 3066452 bytes, checksum: 91820a83661287c92ba4438dd8c7a4d7 (MD5)
license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5)
Previous issue date: 2007 / Os dispositivos lógicos programáveis, FPGAs (Field Programmable Gate Arrays) há algum
tempo têm sido uma tecnologia interessante para prototipação de circuitos digitais. Porém,
esta realidade tem mudado à medida que a capacidade computacional destes dispositivos tem
aumentado e o custo diminuído. Além disso, os FPGAs atuais podem utilizar menos energia
que uma CPU convencional utilizaria para realizar a mesma computação. Outra característica,
que traz grandes possibilidades, é a capacidade de reconfiguração em tempo de execução (reconfiguração
dinâmica). Todos estes avanços permitiram a utilização dos FPGAs não só em
aplicações típicas como sistemas embarcados mas também em sistemas de alto desempenho,
que realizam processamento massivo de dados.
Contudo, apesar das diversas vantagens apresentadas, esta tecnologia ainda não é largamente
utilizada para realizar computação. Várias são as razões para isso, entre elas a exigência
de um mínimo conhecimento em eletrônica digital para possibilitar o desenvolvimento dos
IP-Cores; a complexidade do processo de desenvolvimento destes sistemas; os custos elevados
com licenças das ferramentas e com as plataformas de desenvolvimento e a pouca portabilidade
das aplicações desenvolvidas.
O objetivo deste trabalho é prover uma plataforma reconfigurável que seja capaz, através de
um sistema operacional e de maneira eficiente, gerenciar os recursos oferecidos pelos FPGAs.
A plataforma proposta recebeu o nome de Aquarius II e foi baseada na plataforma Aquarius
desenvolvida no CIn-UFPE. A arquitetura desta plataforma é híbrida e consiste de um FPGA
Stratix-II da Altera responsável pelo controle da reconfiguração e tráfego dos dados e de um
FPGA Virtex-II da Xilinx que é o elemento reconfigurável propriamente dito. Foram incorporados
a esta plataforma um módulo de comunicação (IPCommCore) que é responsável pelo
tráfego de dados do sistema operacional para a memória do dispositivo reconfigurável, um device
driver para que o sistema operacional uCLinux possa controlar a comunicação através deste módulo e também foi definida uma interface de comunicação padrão para os cores reconfiguráveis
que vierem a ser implementados. Para validar esta interface foi implementado e
validado um core multiplicador para o Virtex-II utilizado como estudo de caso. Esta plataforma
permitirá que sejam realizadas pesquisas em áreas que buscam se beneficiar desta tecnologia,
como desenvolvimento de sistemas embarcados e sistemas de alta performance.
O desenvolvimento de sistemas computacionais que utilizam hardware reconfigurável em
sua arquitetura ainda é pouco comum e complexo. No entanto, propostas como a apresentada
neste trabalho procuram solucionar ou atenuar os problemas citados e mudar sensivelmente
esta realidade tornando viáveis e mais populares soluções que utilizam esta tecnologia
| Identifer | oai:union.ndltd.org:IBICT/oai:repositorio.ufpe.br:123456789/2702 |
| Date | January 2007 |
| Creators | Wanderley Costa de Medeiros, Victor |
| Contributors | Eusébio de Lima, Manoel |
| Publisher | Universidade Federal de Pernambuco |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Source | reponame:Repositório Institucional da UFPE, instname:Universidade Federal de Pernambuco, instacron:UFPE |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.0022 seconds