Made available in DSpace on 2015-04-14T14:49:03Z (GMT). No. of bitstreams: 1
408676.pdf: 1863954 bytes, checksum: 7f026fbfa1bbb9480c40be1e092502f8 (MD5)
Previous issue date: 2008-02-19 / Devido ? evolu??o das tecnologias submicr?nicas, hoje ? poss?vel o desenvolvimento de sistemas cada vez mais complexos dentro de um chip. Entretanto, esta evolu??o est? inviabilizando algumas pr?ticas de projeto tradicionais. O uso de comunica??o intrachip multiponto, exemplificada por arquiteturas de barramento, e o desenvolvimento de sistemas completamente s?ncronos s?o exemplos destas pr?ticas. Adicionalmente, a dissipa??o de pot?ncia est? se tornando uma das principais restri??es de projeto devido, por exemplo, ao aumento do uso e relev?ncia de produtos baseados em baterias como PDAs, telefones celulares e computadores port?teis. Uma alternativa para superar estas pr?ticas de projeto que est?o perdendo viabilidade ? a utiliza??o de redes de comunica??o intrachip que d?em suporte ao desenvolvimento de sistemas globalmente ass?ncronos e localmente s?ncronos (GALS). Este trabalho tem como principal alvo o desenvolvimento de suporte para o projeto utilizando o paradigma GALS em FPGAs. FPGAs foram selecionados como arquitetura alvo porque dispositivos comerciais atuais j? possuem parte da infra-estrutura para dar suporte a sistemas GALS, incluindo m?ltiplos dom?nios de rel?gio em um ?nico dispositivo. Tamb?m, FPGAs s?o dispositivos essenciais na etapa de verifica??o de projetos complexos que ser?o mais tarde sintetizados como circuitos integrados dedicados. Ao longo do trabalho, tr?s eixos de viabiliza??o de projeto GALS em FPGAs foram abordados, cada um gerando resultados pr?ticos. Primeiro, foi proposta e desenvolvida uma biblioteca de macro blocos para dar suporte ao projeto de dispositivos ass?ncronos em FPGAs de forma compacta e eficiente. Segundo, ap?s uma fase de compara??o de interfaces ass?ncronas sugeridas na literatura para FPGAs e ASICs, foi proposta e validada SCAFFI, uma fam?lia de interfaces ass?ncronas para comunica??o de m?dulos s?ncronos com rel?gios distintos. Terceiro, dois tipos de roteadores de redes intrachip com suporte para o projeto de sistemas GALS foram propostos e validados: Hermes GALS (Hermes-G) e Hermes GALS Low Power (Hermes-GLP). O roteador Hermes-GLP, al?m de dar suporte ao desenvolvimento de sistemas GALS, aproveita as caracter?sticas desse estilo de projeto para reduzir a dissipa??o de pot?ncia nos roteadores. Isto se d? atrav?s do emprego de mecanismos de chaveamento de freq??ncia internamente ao roteador. Alguns circuitos foram usados como estudos de caso para validar as duas primeiras estruturas propostas, exemplos sendo um n?cleo de criptografia RSA e multiplicadores combinacionais e pipeline. A contribui??o mais importante deste trabalho foi a gera??o de uma infra-estrutura b?sica para projeto de sistemas GALS em FPGAs.
| Identifer | oai:union.ndltd.org:IBICT/oai:tede2.pucrs.br:tede/5037 |
| Date | 19 February 2008 |
| Creators | Pontes, Julian Jos? Hilgemberg |
| Contributors | Calazans, Ney Laert Vilar |
| Publisher | Pontif?cia Universidade Cat?lica do Rio Grande do Sul, Programa de P?s-Gradua??o em Ci?ncia da Computa??o, PUCRS, BR, Faculdade de Inform?ca |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Format | application/pdf |
| Source | reponame:Biblioteca Digital de Teses e Dissertações da PUC_RS, instname:Pontifícia Universidade Católica do Rio Grande do Sul, instacron:PUC_RS |
| Rights | info:eu-repo/semantics/openAccess |
| Relation | 1974996533081274470, 500, 600, 1946639708616176246 |
Page generated in 0.002 seconds