Este trabalho dedicou-se ao estudo da síntese automática de processadores nebulosos dedicados. Inicialmente foi desenvolvido um conjunto de relações para a síntese de retas no domínio digital. O objetivo destas relações foi estabelecer quais as operações envolvidos na síntese de uma reta, para funções com um número genérico de bits. Com base nestas relações, foi proposto um gerador de funções de pertinência. Dois exemplos de geradores de função de pertinência foram desenvolvidos para ilustrar o emprego da arquitetura. Estas unidades foram codificadas em VHDL para simulação da estrutura e validação da proposta. Finalmente, a arquitetura é a flexibilidade quanto às dimensões do processador: as portas de comunicação e as funções de pertinência podem ter o seu tamanho definido no momento da síntese. Para ilustrar a possibilidade de implementação da proposta, uma aplicação específica de controlador foi codificada em VHDL. Esta descrição foi simulada e sintetizada em diferentes condições de implementação por ferramentas comerciais.
| Identifer | oai:union.ndltd.org:IBICT/oai:agregador.ibict.br.BDTD_ITA:oai:ita.br:2618 |
| Date | 00 December 1998 |
| Creators | Roberto D'Amore |
| Contributors | Karl Heinz Kienitz, Osamu Saotome |
| Publisher | Instituto Tecnológico de Aeronáutica |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/doctoralThesis |
| Format | application/pdf |
| Source | reponame:Biblioteca Digital de Teses e Dissertações do ITA, instname:Instituto Tecnológico de Aeronáutica, instacron:ITA |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.0025 seconds