Made available in DSpace on 2015-04-14T14:49:47Z (GMT). No. of bitstreams: 1
439051.pdf: 3612588 bytes, checksum: b521a29595b0b62cb20c6ca3b96c8502 (MD5)
Previous issue date: 2012-04-13 / As CMOS technology nodes scale dosn, nes problems a rise concerning the design of synchronous circuits and systems. This is due to tight constraints resulting from the use of a single signal to control a shole complex integrated circui t. Moreover, modern chips integrate shole systems that require a large amount of intellectual property cores, each sith specific requirements and design constraints. In this context, asynchronous design techniques present appealing solutions to help designers achieving efficient systems, as each core can be independently implemented and then employ asynchronous communication at the system level. Different sorks available in literature demonstrate that asynchronous circuits are sell suited for los poser, high speed and robust applications. Hose ver, these circuits are very difficult to be implemented, due to the lack of design automation tools and basic components. In this say, experiments sith asynchronous circuits are practica lly limited to full custom approaches. In order to help overcoming such limitations, the Author has been involved sith asynchronous circuits design for five years. This sork presents details o f part of this research sork, including the implementation of five non-synchronous netsork-on-c hip routers, a standard cell library sith over five hundred components for asynchronous circuits and a design flos proposed for such components / Com o avan?o de tecnologias CMOS, novos desafios surgem para o projeto de circuitos e sistemas s?ncronos. Isso se deve ao fato de que o uso de um ?nico sinal para controlar um circuito integrado complexo resulta em restri??es de projeto dif?ceis de serem atendidas. Al?m disso, chips atuais integram sistemas inteiros, que necessitam de uma grande quantidade de n?cleos de propriedades intelectual, cada um com necessidades e restri??es espec?ficas. Neste cen?rio, t?cnicas ass?ncronas de projeto representam solu??es interessantes para ajudar projetistas a obter sistemas eficientes, uma vez que cada n?cleo de propriedade intelectual pode ser projetado de forma independente e ent?o comunicar-se assincronamente, a n?vel de sistema. Diversos trabalhos dispon?veis na literatura demonstram que circuitos ass?ncronos s?o adequados para implementa??es que necessitem baixo consumo de pot?ncia, alto desempenho ou alta robustez. Entretanto, atualmente, ? muito dif?cil de projetar tais circuitos, dada a falta de ferramentas de automa??o e de bibliotecas de componentes b?sicos. Dessa forma, o uso de circuitos ass?ncronos ? praticamente limitado a abordagens full-custom. A fim de contribuir para a supera??o dessa barreira, o Autor est? envolvido na pesquisa de circuitos ass?ncronos h? cinco anos. Este trabalho apresenta detalhes de parte dessa pesquisa, incluindo a implementa??o de cinco roteadores de redes intra-chip n?o s?ncronos, uma biblioteca de c?lulas com mais de quinhentos componentes ass?ncronos e um fluxo de projeto proposto para o projeto de tais componentes
| Identifer | oai:union.ndltd.org:IBICT/oai:tede2.pucrs.br:tede/5174 |
| Date | 13 April 2012 |
| Creators | Moreira, Matheus Trevisan |
| Contributors | Calazans, Ney Laert Vilar |
| Publisher | Pontif?cia Universidade Cat?lica do Rio Grande do Sul, Programa de P?s-Gradua??o em Ci?ncia da Computa??o, PUCRS, BR, Faculdade de Inform?ca |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | English |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Format | application/pdf |
| Source | reponame:Biblioteca Digital de Teses e Dissertações da PUC_RS, instname:Pontifícia Universidade Católica do Rio Grande do Sul, instacron:PUC_RS |
| Rights | info:eu-repo/semantics/openAccess |
| Relation | 1974996533081274470, 500, 600, 1946639708616176246 |
Page generated in 0.0027 seconds