• Refine Query
  • Source
  • Publication year
  • to
  • Language
  • 5
  • Tagged with
  • 5
  • 5
  • 5
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • About
  • The Global ETD Search service is a free service for researchers to find electronic theses and dissertations. This service is provided by the Networked Digital Library of Theses and Dissertations.
    Our metadata is collected from universities around the world. If you manage a university/consortium/country archive and want to be added, details can be found on the NDLTD website.
1

[en] A SYSTEM PROJECT TECHNIQUE BASED ON THE SIMULATION OF INTEGRATED CIRCUITS / [pt] UMA TÉCNICA DE PROJETO DE SISTEMAS DE CIRCUITOS INTEGRADOS DIGITAIS POR SIMULAÇÃO EM COMPUTADOR

JOSE MONICO OYUELA MARTINEZ 21 September 2009 (has links)
[pt] Apresenta-se uma técnica de projeto para sistemas (computadores) a serem construídos com circuitos integrados digitais. A base da técnica é a simulação dos diferentes elementos físicos por rotinas especializadas e a simulação de conjunto por chamadas a essas rotinas. Para exemplificar a técnica apresenta-se o projeto de um pequeno computador com módulos integrados TTL MSI. No simulador do computador exemplo, cada elemento físico é substituído pela chamada à rotina típica simuladora, e as ligações são representadas pela passagem de parâmetros (pontos terminais do elemento à rotina equivalente). / [en] This thesis presents a project technique for systems (computers in particular) by use of digital integrated circuits. The technical foundation of the project is the simulation of the various physical elements through specialized routines and consequently the simulation of the whole system by calling these routines. As a practical example of the technique proposed here a project for a small size computer with integrated modular TTL MSI is presented. Finally, in the simulation of this computer each physical element is substituted by the corresponding routine that simulates it. Also, the various joints are represented by the flow of parameters (terminal points of the physical elements to the equivalent routines).
2

[en] DATA ACQUISITION SYSTEM FOR SOIL MECHANICS TESTING / [pt] UM SISTEMA DE AQUISIÇÃO DE DADOS PARA ENSAIOS EM MECÂNICA DE SOLOS

20 October 2009 (has links)
[pt] A aquisição de dados vem alcançando rápido desenvolvimento com o advento da tecnologia da tecnologia de circuitos integrados e de microprocessadores. Os sistemas de controle de Processo e de Ensaios nos quais a aquisição de dados constitui uma tarefa preliminar básica, se tornaram mais confiáveis, mais compactos e economicamente atraentes. O presente trabalho envolve os Sistemas de aquisição de dados. Abordamos a importância e as aplicações dos computadores em Processos e Ensaios, fazemos uma análise geral das características e configurações dos Sistemas de Aquisição de dados, discutimos as possíveis realizações e apresentamos o desenvolvimento para o caso particular de Ensaios de Mecânica de solos no laboratório da PUC. Foi feito um levantamento criterioso dos requisitos para esta aplicação específica e prevista conexão posterior a periféricos. A filosofia adotada no desenvolvimento foi a obtenção do máximo de simplificação e aumento de confiabilidade compatível com as especificações requeridas para este tipo de ensaio. / [en] Data Acquisition is fast reaching na advanced state of development with the advent of integrated circuits and microprocessor tecnology. The test and control process systems, where Data Acquisition constitutes the basic preliminary task, have become more reliable, more compact and economically more attractive. This work involves Data Acquisition Systems. The importance of computers and their applications in Process Control and in Laboratory Tests is discussed along with a genaral analysis of Data Acquisition System’s characteristics and configurations. Finally the possible solutions for the specific case of soil mechanics testing, including for use in soil Puc’s Laboratory is discussed. Careful considerations was made of the requirements for this application and an eventual future connection of periferals. The philosophy adopted in such development was aimed toward improved simplication and reliability, in order to comply with specifications required for this type of application.
3

[en] A GRAPH PARTITIONING HEURISTIC FOR THE PARALLEL PSEUDO-EXHAUSTIVE LOGICAL TEST OF VLSI COMBINATIONAL CIRCUITS / [pt] UMA HEURÍSTICA DE PARTICIONAMENTO DE GRAFOS PARA O TESTE LÓGICO PSEUDO-EXAUSTIVO EM PARALELO DE CIRCUITOS COMBINACIONAIS VLSI

ALEXANDRE ALBINO ANDREATTA 10 September 2009 (has links)
[pt] O teste lógico de circuitos integrados VLSI é parte indispensável de sua fabricação e projeto. O enfoque pseudo-exaustivo para o teste lógico de circuitos integrados consiste em particionar o circuito original a ser testado em subcircuitos com um reduzido número de entradas, que são então testados em paralelo de forma exaustiva. Neste trabalho apresenta-se um algoritmo aproximado para o problema de particionamento de circuitos integrados combinacionais, baseado na metaheurística de busca tabu. O algoritmo proposto apresenta diversas características originais, tais como: o conceito de vizinhança reduzida, obtida por movimentos envolvendo apenas um subconjunto de nós de fronteira; movimentos complexos que induzem diversos movimentos resultantes, embora as variações na função de custo sejam facilmente calculáveis; uma função objetivo bi-critério combinando o número de circuitos e o número de cortes, que simultaneamente adiciona uma estratégia de diversificação à busca; e o uso de uma heurística de empacotamento como passo de pós-otimização. O desempenho do algoritmo proposto foi avaliado através de sua aplicação a um conjunto de circuitos computacionais ISCAS padronizados. Os resultados computacionais foram comparados com aqueles fornecidos pelos algoritmos conhecidos na literatura, obtendo-se melhorias significativas. As taxas de médias de redução foram da ordem de 30% para o número de subcircuitos na partição e de 40% para o número de cortes. / [en] The logical test of integrated VLSI circuits is one of the main phases of their design and fabrication. The pseudo-exhaustive approach for the logical test of integrated circuits consists in partitioning the original circuit to be tested into non-overlapping subcircuits with a small, bounded number of subcircuits, which are then exhaustively tested in parallel. In this work we present an approximate algorithm for the problem of partitioning integrated combinational circuits, based on the tabu search metaheuristic. The proposed algorithm presents several original features, such as: the use of a reduced neighborhood, obtained from moves involving only a subset of boundary nodes; complex moves which entail several resulting moves, although the variations in the cost function are very easily computable; a bi-criteria cost function combining the number of subcircuits and the number of cuts, which simultaneously adds a diversification strategy to the search; and the use of a bin-packing heuristic as a post-optimization step. The behavior of the proposed algorithm was evaluated through its application to a set of benchmark ISCAS combinational circuits. The computational results have been compared with those obtained by the other algorithms in the literature, with significant improvements. The average reduction rates have been of the order of 30% in the number of subcircuits in the partition, and of the order of 40% in the number of cuts.
4

[en] REAL OPTIONS APPLICATION ON INTEGRATED CIRCUITS SECTOR / [pt] APLICAÇÃO DE OPÇÕES REAIS AO SETOR DE CIRCUITOS INTEGRADOS

IRECE FRAGA KAUSS LOUREIRO 11 February 2011 (has links)
[pt] A indústria eletrônica cada vez mais adquire importância na economia mundial. O uso de partes e peças eletrônicas deixou de ser exclusivo da informática e passou a permear setores diversos. Cresce a relevância da atração de investimentos em circuitos integrados para a manutenção da diferenciação, dos investimentos em pesquisa e desenvolvimento e até mesmo da competitividade da indústria brasileira. Neste contexto, este trabalho pretende avaliar uma oportunidade de investimento no desenvolvimento de uma planta de circuitos integrados no Brasil utilizando um exemplo numérico. Dadas as diversas incertezas em um projeto deste tipo, foi utilizada a metodologia de opções reais para analisar o investimento em um start-up de circuitos integrados. Ressalta-se que a volatilidade do retorno de uma base de empresas do setor foi considerada como proxy para a volatilidade do ativo-objeto, o fluxo de caixa de uma empresa de circuitos integrados instalada no Brasil. Assim, implementou-se uma metodologia para a obtenção da volatilidade de um projeto de start-up. De posse da volatilidade estimada, o valor das opções reais foram calculados com base no modelo binomial proposto por Cox, Ross & Rubinstein. Os resultados demonstram que a incorporação das incertezas e a análise das opções de espera e de expansão trazem valor significativo ao projeto. / [en] Electronic industry is getting more important in world economy. The use of electronic parts is not an exclusive use of information technology but also of many sectors. It is becoming more important to attract investments in integrated circuits in order to differentiate products, to invest in research and development and even to increase brasilian industry competitiveness. In this context, this study intends to evaluate an investment opportunity of an integrated circuits company with a numeric example. Considering many uncertainties that exist on a project like this, real options theory was used in order to analyse an integrated circuits start-up investment. It is important to mention that the volatility of the return of a group of companies was used as a proxy to obtain the underlying risky asset volatility, as the underlying risky asset is the cash flow of an integrated circuits company built in Brazil. Therefore, this methodology was implemented to find a start-up project volatility. With this estimated volatility, the real options values were calculated based on the binomial model proposed by Cox, Ross & Rubinstein. Results show that incorporating uncertainties and analysing wait and expansion options raise substantial value to the project.
5

[en] HIGH SPEED SEMICONDUCTOR AND FR-4 INTEGRATED WAVEGUIDE / [pt] INTEGRAÇÃO DE CIRCUITOS DE ALTAS VELOCIDADES POR MEIO DE GUIA DE ONDA SEMICONDUTORES E SUBSTRATOS FR-4

VANESSA PRZYBYLSKI RIBEIRO MAGRI 28 June 2013 (has links)
[pt] Este trabalho de Tese apresenta a pesquisa e desenvolvimento de conexões de ondas guiadas sobre substratos semicondutores (SiGe, GaAs). A integração de circuitos digitais através de guias S-SIWG (Semiconductor Substrate Integrated Waveguide) utilizando formato de modulação QAM é avaliada e destacada. Conexões internas aos chips e entre chips são associadas com o novo padrão Gigabit Ethernet 802.3ba operando na taxa de 100 Gbit/s estendendo-se a aplicações de 0,5 – 1,5 Terahertz. É também apresentada a pesquisa e o desenvolvimento de guias e dispositivos de microondas utilizando substratos de baixo custo e altas perdas (FR-4), substratos cerâmicos de alta constante dielétrica (Er igual a 80) e aplicações em subsistemas híbridos integrados. / [en] This work presents the research, design and development of guided waves connections in semiconductor substrates (SiGe, GaAs). The integration of digital systems using Semiconductor Wave Guides (S-SIWG) with QAM modulation formats are highlighted. Ultra-fast inter-chip and inner-chip connections are associated with the new Gigabit Ethernet IEEE 802.3ba standard at 100Gbit/s extended to (0.5-1.5) Terahertz domain. Additionally fiber glass substrates with high losses (Teflon/FR-4) and high dielectric ceramic substrates (Er equal 80) are also developed to be integrated with microwave devices, analog printed circuits boards and high Speed digital circuits and systems.

Page generated in 0.0619 seconds