[pt] O presente trabalho contém o projeto da arquitetura de hardware e software de um Processador de Comunicação (PC) que tem como finalidade a realização do protocolo X.25 para a ligação de um computador, em particular o sistema de multimicrocomputadores (MULTIPUC) da Pontifícia Universidade Católica do Rio de Janeiro, a uma rede de comunicação de dados comutada por pacotes. O Processador de Comunicação é baseado no microprocessador 8085 e no controlador de linha 8273 da Intel. A arquitetura de software do PC é composta de um conjunto de processos e monitores que implementam os procedimentos da recomendação X.25 do CCITT, aliviando assim o computador hospedeiro das tarefas de comunicação de dados. / [en] Communication processors are used to alleviate the main processor from data communications tasks. This work presens the design an implementation of a communications processor which serves as a front-end between a host computer and a packet switched network. The host computer is a local microprocessor network, MULTIPUC, under development at the Laboratório de Engenharia e Sistemas de Comunicação of the Pontifícia Universidade Católica do Rio de Janeiro. The Communication Processor implements the three levels of the X.25 CCITT recommendation. The software architecture, composed of several processes and monitors, is also described here.

[pt] A interligação de computadores se torna cada vez mais importante, pois possibilita a transferência de dados, assim como o partilhamento de recursos entre eles. O processador de Comunicação, descrito neste trabalho, permite a conexão do sistema multiprocessador Cygnus a uma rede local, que utiliza uma topologia em barra comum, par trançado e um protocolo de acesso ao meio que evita colisões. / [en] Computer interconnections are becoming very important because they allow data exchanging and resources sharing. The Cygnus multiprocessador system to be connected to a local network that utilizes a bus topology, twisted pair and a medium access protocol that avoids collisions.

[pt] Neste trabalho a arquitetura de placas gráficas que usam a tecnologia de varredura (raster scan) é analisada. É discutido então o uso de memórias dinâmicas do tipo VRAM para lidar com o problema do gargalo dos acessos à memória de vídeo. São analisados então alguns módulos importantes que podem ser considerados opcionais numa placa de vídeo, uma vez que a escolha por estes módulos depende da aplicação específica da placa gráfica. Finalmente, apresentamos a descrição do projeto e implementação de uma placa gráfica utilizando o processador gráfico TMS34010 com capacidade para realizar aquisição de imagens. / [en] In the present work, we analyse the architecture of raster- scan graphic boards. We discuss then the use of VRAM dynamic memories to deal with the video memories bottleneck problem. We also analyse a few important modules that may be considered optionals, since the choice of using these modules depends upon the specific use the graphic board will be given. At last, we present the description of the project and implementation of a graphic board using the TMS34010 graphic processor with image acquisition capabilities.