Made available in DSpace on 2013-08-07T18:42:14Z (GMT). No. of bitstreams: 1 000439447-Texto+Completo-0.pdf: 12654350 bytes, checksum: 6b1e68a168b4468adf4d1eba9517ad21 (MD5) Previous issue date: 2012 / This work proposes a Domain-Specific Language for Parallel Patterns Oriented Parallel Programming (LED-PPOPP). Its main purpose is to provide a way to decrease the amount of effort necessary to develop parallel programs, offering a way to guide developers through patterns which are implemented by the language interface. The idea is to exploit this approach avoiding large performance losses in the applications. Patterns are specialized solutions, previously studied, and used to solve a frequent problem. Thus, parallel patterns offer a higher abstraction level to organize the algorithms in the exploitation of parallelism. They also can be easily learned by inexperienced programmers and software engineers. This work carried out a case study based on the Master/Slave pattern, focusing on the parallelization of algorithms for multi-core architectures. The implementation was validated through experiments to evaluate the programming effort to write code in LED-PPOPP and the performance achieved by the parallel code automatically generated. The obtained results let us conclude that a significant reduction in the parallel programming effort occurred in comparison to the Pthreads library utilization. Additionally, the final performance of the parallelized algorithms confirms that the parallelization with LED-PPOPP does not bring on significant losses related to parallelization using OpenMP in most of the all experiments carried out. / Este trabalho propôs uma Linguagem Específica de Domínio de Programação Paralela Orientada a Padrões Paralelos (LED-PPOPP). O principal objetivo é reduzir o esforço e induzir o programador a desenvolver algoritmos paralelos guiando-se através de padrões que são implementados pela interface da linguagem, evitando que ocorram grandes perdas de desempenho nas aplicações. Anteriormente estudados, os padrões são soluções especializadas e utilizadas para resolver um problema frequente. Assim, padrões paralelos são descritos em um alto nível de abstração para organizar os algoritmos na exploração do paralelismo, podendo ser facilmente interpretados por programadores inexperientes e engenheiros de software. Como ponto de partida, este trabalho realizou um estudo de caso baseandose no padrão Mestre/Escravo, focando na paralelização de algoritmos para arquiteturas multi-core. Através de experimentos para medição de esforço e desempenho, a implementação de estudo de caso foi avaliada obtendo bons resultados. Os resultados obtidos mostram que houve uma redução no esforço de programação paralela em relação a utilização da biblioteca Pthreads. Já com relação ao desempenho final das aplicações paralelizadas, foi possível comprovar que a paralelização com LED-PPOPP não acarreta perdas significativas com relação a paralelizações com OpenMP na quase totalidade das aplicações testadas.

Made available in DSpace on 2013-08-07T18:42:24Z (GMT). No. of bitstreams: 1 000426166-Texto+Completo-0.pdf: 1112842 bytes, checksum: 272980ccb156c75a298ac99c2e9c1b46 (MD5) Previous issue date: 2010 / Bounding the solution set of Systems of Linear Equations is a major problem in Computer Science. However, traditional methods offer no guarantee of correct solutions and not even of the existence of a solution. Hence, automatic result verification is an important additional tool in these algorithms. However, Verified Computing increases the computational cost and, in some cases, the required resolution time becomes unacceptable. The use of High Performance Computing (HPC) techniques appears as a solution. Several works have focused on optimizing Verified Computing performance for computer clusters. However, many changes have been occurring in High Performance Computing. Given the number of cores on multicore chips expected to reach tens in a few years, efficient implementations of numerical solutions using shared memory programming models is of urgent interest. In this context, this work presents a self-verified solver for Dense Interval Linear Systems optimized for parallel execution on multicores processors. The adopted strategies have resulted in a scalable solver that obtained up to 85% of reduction at execution time and a speedup of 6. 70 when solving a 15,000x15,000 Interval Linear System on a eight core computer. / A resolução de Sistemas de Equações Lineares é um problema de grande importância em Ciência da Computação. Entretanto, os métodos tradicionais não oferecem garantia de soluções corretas e nem mesmo da existência de uma solução. Por isso, cada vez mais tem-se aplicado a Computação Verificada em tais algoritmos. Por outro lado, a Computação Verificada aumenta o custo computacional e, em alguns casos, impossibilita a resolução dos sistemas em um tempo aceitável. Uma alternativa encontrada para minimizar o custo é a utilização de Computação Paralela. Diversos trabalhos têm focado em otimizar a Computação Verificada para execução em agregados de computadores. Entretanto, dado o grande avanço dos processadores com múltiplos núcleos de processamento (cores), é uma necessidade premente que sejam também propostas soluções baseadas em modelos de paralelismo para memória compartilhada buscando, assim, explorar eficientemente as novas arquiteturas. Nesse contexto, o presente trabalho apresenta uma ferramenta para resolução verificada de Sistemas Lineares Densos Intervalares de Grande Porte. Além de prover verificação automática dos resultados, a ferramenta é otimizada para execução em arquiteturas multicore. As estratégias adotadas permitiram desenvolver uma solução escalável que, ao resolver Sistemas Intervalares de ordem 15. 000x15. 000 em um computador com 8 cores, obteve redução de 85% no tempo de execução e speedup de 6,70 em comparação com a solução inicial.

Made available in DSpace on 2013-08-07T18:42:56Z (GMT). No. of bitstreams: 1 000431852-Texto+Completo-0.pdf: 1120851 bytes, checksum: 164e0d72a540ab33502e807a748407b1 (MD5) Previous issue date: 2010 / In this paper, we present an architecture to support the execution of data mining applications on high performance computing environments such as clusters, SMP and grids. This architecture automates the process of parallel applications sizing, presenting tools for automatic construction of parallel tasks, automatic scheduling, managing and execution of these applications on high performance computing environments. The mechanisms created for executing mining applications make it possible to explore both data and instruction parallelism. The main contributions of this work are the organization of the proposed architecture and the creation of an algorithm for mapping parallel data mining applications on heterogeneous computational environments. The support of multi-core resources is taken on account. Furthermore, we present the parallelization of a data mining algorithm for regression. / Este trabalho apresenta uma arquitetura para suporte à execução de tarefas de mineração de dados em ambientes de computação de alto desempenho, tais como: clusters, máquinas SMP e grades. Esta arquitetura automatiza o processo de dimensionamento da aplicação paralela, criando ferramentas para a construção automática de tarefas, mapeamento, gerência e execução dessas aplicações nos recursos computacionais disponíveis. Os mecanismos criados para a execução de aplicações de mineração possibilitam a combinação do paralelismo do fluxo de dados e de instruções. Como contribuição do trabalho, destaca-se a organização da arquitetura proposta e a criação de um algoritmo para mapeamento de aplicações de mineração paralelas em ambientes computacionais heterogêneos. Enfatiza-se o suporte ao aproveitamento de recursos com múltiplos núcleos de processamento (multi-cores). Além disso, apresenta-se a paralelização de um algoritmo de mineração de dados para regressão.

Made available in DSpace on 2013-08-07T18:43:13Z (GMT). No. of bitstreams: 1 000417206-Texto+Completo-0.pdf: 2684469 bytes, checksum: eee55b180d3981f3bad747667dc61538 (MD5) Previous issue date: 2009 / The evolution of the integrated circuit manufacturing technology is still following the so called Moore Law. However, scientific applications growingly require high performance computational resources, motivating researchers to propose the acceleration of such applications through the use of dedicated hardware devices. Often, due to the need of obtaining fast results in the design of these applications the use of reconfigurable hardware devices is recommended. Currently, there is a significant increase in the amount of research on molecular biophysics with a main goal on the design of drugs. Nonetheless, to achieve the design of a new drug and the possible cure of some disease, several complex procedures must be undertaken. As examples, it is possible to cite experiments to determine the behavior of simple molecules or proteins. Molecular dynamics simulations can reveal a large variety of facts about the molecular system under scrutiny. But to execute such simulations in a timely way, it is necessary to employ a huge amount of high performance computational resources, like supercomputers, large computer clusters or grids. This is due to the enormous amount of mathematical computations to perform, to the amount of generated information and to the need to obtain all this information in short time delays. This makes the requirement for high performance computing a basic characteristic of this field. To fulfill the computational requirements of molecular dynamics simulations there are FPGA based platforms, which are frequently employed as hardware accelerators for applications with high computational cost. FPGAs are widely available and enable the fast design and implementation of dedicated hardware with high performance when compared to software running on general purpose processors. The main contribution of this work is the proposition of a communication method between a host computer and a reconfigurable hardware platform based on FPGAs. The dissertation suggests a software architecture for integrating software and hardware platforms used to accelerate molecular dynamics simulation applications. The proposition has been implemented as an Application Programming Interface (API) that organizes the communication between platforms in several service abstraction levels, with the goal of rendering the application software layers independents of the accelerator hardware. / A evolução da tecnologia de fabricação de circuitos integrados continua obedecendo à lei de Moore. Entretanto, aplicações científicas cada vez mais necessitam de recursos de alto desempenho computacional, motivando pesquisadores a propor a aceleração por hardware dedicado para aumentar o desempenho destas aplicações. Freqüentemente, devido à necessidade de rapidez no projeto de tais aplicações, empregam-se técnicas de projeto com emprego de hardware reconfigurável. Atualmente, há um grande aumento em pesquisas de biofísica molecular com o objetivo principal na concepção de fármacos. Porém, para se chegar até a droga e a possível cura de alguma doença, diversos procedimentos devem ser empreendidos. Como exemplos podem ser citados experimentos para determinar o comportamento de moléculas simples ou de proteínas. As simulações por dinâmica molecular aportam uma variedade de informações do sistema molecular em questão. Entretanto, para se executar estas simulações é necessário o auxílio de recursos computacionais de alto desempenho, devido à elevada quantidade de cálculos a efetuar, à quantidade de informações geradas e à necessidade destas informações e resultados em períodos curtos de tempo, tornando a exigência por computação de alto desempenho uma característica básica desta área. Para suprir a exigência computacional de simulações por dinâmica molecular existem plataformas baseadas em FPGAs, que são largamente utilizadas como aceleradores de hardware de aplicações com alto custo computacional. FPGAs são amplamente disponíveis e permitem realizar rapidamente o projeto e a implementação de hardware com alto desempenho se comparado a software executando em processadores de propósito geral.A principal contribuição deste trabalho é uma proposta de método de comunicação entre uma máquina hospedeira e uma plataforma de hardware reconfigurável baseada em FPGAs, sugerindo uma arquitetura de software para integração das plataformas de software e o hardware usado para acelerar aplicações de simulação por dinâmica molecular. A proposta foi implementada como uma API para organização da comunicação entre as plataformas em níveis de abstração de serviço, visando tornar as camadas de software independentes do hardware.

Dissertação (mestrado) - Pontifícia Universidade Católica do Paraná, Curitiba, 2005 / Inclui bibliografia / A arquitetura de serviços web surgiu como uma resposta à busca da interoperabilidade entre aplicações. Nos últimos anos existe um interesse crescente em executar na Internet aplicações com requisitos de alta disponibilidade e confiabilidade, contudo as te / The web services architecture came as an answer to applications interoperability problem. In recent years, there has been a growing interest in deploying on the Internet applications with high availability and reliability requirements. However, the techno

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnologico / Made available in DSpace on 2016-01-08T19:34:45Z (GMT). No. of bitstreams: 1 99802.pdf: 2570350 bytes, checksum: d5cd4ff545ad452df301395ebf82b8ea (MD5) Previous issue date: 1995 / Foi desenvolvido um conjunto de ferramentas que objetivam auxiliar o desenvolvimento, teste e depuração de softwares para microcomputadores dedicados que utilizam os recursos da arquitetura dos processadores Intel 80386/80486 disponíveis no modo protegido. As ferramentas implementadas permitem a utilização de um PC 386/486 compatível como ambiente de desenvolvimento, além dos compiladores mais populares para as linguagens de programação Assembly e C.

Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia de Automação e Sistemas / Made available in DSpace on 2013-03-04T19:28:43Z (GMT). No. of bitstreams: 1 305027.pdf: 7843379 bytes, checksum: 32865fb88177bcc2b0c934d694c9c400 (MD5) / O conceito de softwares assistentes pessoais se firma na ideia de programas de computador que funcionam tal como um secretário humano, auxiliando as pessoas em suas tarefas diárias. Isso se dá por meio de aplicativos, interação do assistente com o seu usuário, comunicação via Internet e outros recursos. Vários esforços têm sido feitos para a criação desses assistentes. Contudo, foi observado que as propostas existentes atacam pontos isolados, além de que não há nenhuma que seja aberta, de forma a permitir a sua integração aos ambientes empresariais, i.e. a processos de negócios da empresa. Em tempo, uma outra perspectiva é a de que nenhum dos trabalhos avaliados apresenta um modelo ou arquitetura de referência para o desenvolvimento de softwares assistentes pessoais com padrões suficientes para manter a interoperabilidade com outros softwares e processos empresariais. Dessa forma, esta Tese apresenta uma arquitetura de referência aberta para softwares assistentes pessoais, que possa gerar implementações interoperáveis e customizáveis para se adequarem aos processos de negócios da empresa e que possam auxiliar os usuários em suas tarefas diárias. Tal arquitetura é baseada em um modelo de referência e na Arquitetura Orientada a Serviços, selecionada como estilo arquitetural. Com base nos resultados de testes sob uma implementação, desenvolvida baseada na arquitetura de referência, verificou-se que esta instância se comportou conforme o que foi proposto e executou corretamente as ações associadas aos comportamentos dos processos de negócios envolvidos em um exemplo estudado. Este trabalho veio no sentido de oferecer uma contribuição para a área de softwares assistentes pessoais mais flexíveis, mais interoperáveis e mais integrados ao mundo das empresas e processos de negócios. / The concept of personal assistant software is established on the idea of computer programs that work as a human secretary, helping people in their daily tasks. This comes via applications, interaction of assistant with its user, Internet communication and other resources. Several efforts have been made for the creation of these assistants. However, it was observed that the existing proposals attacks isolated points, besides that there is no proposal which is open to allow its integration into enterprise environments, i.e. the company's business processes. Another perspective is that none of the studied works presents a model or reference architecture for the development of personal assistant software with sufficient standards to maintain interoperability with other software and business processes. Thus, this thesis presents a reference architecture for personal assistants software which can generate customizable and interoperable implementations to suit the company's business processes and can assist users in their daily tasks. This architecture is based on a reference model and serviceoriented architecture, selected as the architectural style. Based on the results of tests on an implementation developed based on the reference architecture, it was found that this instance has behaved according to what was proposed and performed properly the actions associated with the behavior of business processes involved in a case study. This work has come in order to provide a contribution to the area of personal assistant software more flexible, interoperable and integrated into the world of business and business processes.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Ciência da Computação, Florianópolis, 2012. / Made available in DSpace on 2013-07-16T04:32:21Z (GMT). No. of bitstreams: 1 317329.pdf: 962693 bytes, checksum: 22297662416e592bd5e9cf5c246c662b (MD5) / Backup é uma cópia de dados para outro dispositivo de armazenamento com o propósito de restaurar o dado em caso de perda do original. Redes Peer-to- Peer (P2P) tem sido utilizada para armazenar dados de usuários. Neste tipo de rede, a topologia muda constantemente e peers que estão armazenando o backup podem ser desligados sem nenhum aviso prévio dificultando a restauração do backup que foi distribuído, alguns peers podem ser maliciosos podendo negaro serviço de restauração, corromper o backup e até mesmo modificar o backup inserindo algum vírus. Neste contexto, temos dois grandes desafios: como assegurar a disponibilidade para restaurar o backup sem necessitar realizar uma cópia global; como assegurar que o dado é confiável e está integro independente do dono do arquivo ter realizado verificações de integridade quando o dado estava replicado na rede P2P. Para resolver estes problemas, este trabalho apresenta um algoritmo para backup P2P projetado e modelado para assegurar alta disponibilidade para restaurar backup usando o conceito de uma doença epidêmica. Para evitar que o comportamento epidêmico replique o dado para toda a rede, o algoritmo controla de forma distribuída o número de peers que estão armazenando o backup. O algoritmo utiliza recursos de hardware para otimizar todo o processo de armazenamento e restauração do backup. Para assegurar que o dado é confiável e está integro mesmo na presença de um peer malicioso, é usado o protocolo de acordo bizantino com os peers que estão armazenando o backup sem necessitar que o dono do arquivo fique online. Em nossos experimentos foi possível constatar uma alta disponibilidade para restaurar o arquivo chegando a taxas entre 97% a 99.9% mantendo um mínimo de redundância do backup na rede P2P.<br> / Abstract : A backup is a copy of data to another storage device with the proposed to restore the data in the case of the original data is lost. Peer-to-Peer (P2P) computer network is used to user's storage data. In this network, the topology is changing every time and the peers that are storage backup can be offline without any previous warning and hindering the backup restore, some peers may be classified as malicious, it can deny of restore service, corrupt the backup and it can insert a virus in the backup. In this context, we have two major challenges: how to ensure the availability to restore the backup without requiring to copy data to all peers; how to ensure that the data is reliable regardless owner's data have performed checks of integrity in the remote peer. To solve this problems, this work present an algorithm to backup in P2P network, the algorithm was designed to ensure high availability to restore backup using the concept on an epidemic disease. To avoid replicate data to all peers, the algorithm controls the number of peers that are storage the distributed backup.The algorithm uses hardware devices to optimize all process of storage and restore the backup. To ensure that the data is reliable even in the presence a malicious peer, the algorithm uses the Byzantine agreement protocol with the peers are storage backup without regardless owner's data is online. In our experiments was verified a high availability rate to restore the file, this rates vary between 97% to 99.9% maintaining the minimum redundancy of backup in P2P network.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2012. / Made available in DSpace on 2013-12-05T22:17:53Z (GMT). No. of bitstreams: 0 Previous issue date: 2012 / Rádio definido por Software (SDR) é uma tecnologia que permite a reconfiguração de um sistema de comunicação sem a necessidade de alterar qualquer elemento de hardware utilizando uma abordagem baseada em software. Entretanto o crescimento da complexidade dos novos padrões de comunicação juntamente com a necessidade da redução do consumo de energia são os desafios para as arquiteturas de SDRs. Abordagens utilizando computação reconfigurável de granularidade grossa são bons candidatos para solução dos problemas, pois possuem alto desempenho e baixo consumo de energia. Neste contexto esse trabalho propõe uma arquitetura heterogênea e reconfigurável para o desenvolvimento de SDRs com FPGAs utilizando uma Rede-em-chip (NoC) para a infraestrutura de comunicação e aceleradores em hardware para o processamento dos principais algoritmos de processamento de sinais. NoC é uma tecnologia emergente para a interconexão em-chip que propõe a solução de problemas de escalabilidade,reuso e controle dos parâmetros elétricos. A arquitetura proposta é basicamente composta por uma interface RF, aceleradores, um bloco de controle e uma interface de comunicação de alta velocidade com um host. Para validar a arquitetura proposta foi desenvolvido um protótipo em FPGA utilizando um PC com GNU Radio como host. Os testes demonstraram uma melhora significativa no desempenho global do sistema em termos de uso de CPU e latência quando comparado com a plataforma USRP.<br> / Abstract : Software Defined Radio (SDR) is a technology that allows the reconfiguration of a communication system without the need to change any hardware element using a software-based approach. However, the growing complexity of new communication standards together with the need to reduce the energy consumption are the challenges for SDR architectures. Reconfigurable computing using coarse-grained approaches are good candidates to solving SDR issues, because it have high performance and low power consumption. In this context the work proposes a heterogeneous reconfigurable architecture for the development of SDRs with FPGAs that uses a Network-on-Chip (NoC) to enhance the internal communication infrastructure and hardware accelerators to speed DSP-related algorithms. NoC is an emerging technology for on-chip interconnect that proposes the solution of scalability, reuse and control of electrical parameters. The proposed architecture is basically composed of a RF interface, hardware accelerators, a control block and a high speed communication interface with a host. To validate the proposed architecture it was developed a prototype in FPGA using a PC with GNU Radio as host. The performed experiments demonstrate that the proposed solution presents a significant improvement in the total performance of the system in terms of CPU usage and latency when comparing with the off-the-shelf USRP.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia Elétrica. / Made available in DSpace on 2012-10-20T10:24:44Z (GMT). No. of bitstreams: 0Bitstream added on 2013-07-16T19:08:55Z : No. of bitstreams: 1 195589.pdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) / Nos modelos clássicos de segurança em sistemas distribuídos, a autenticação e autorização são moldadas através de uma autenticação centralizada, baseada em domínios de nomes e precedendo autorização, que geralmente possui seus controles distribuídos. Tais modelos, amplamente empregados em ambiente corporativos, não mostram-se muito adequados em ambiente de larga escala, como no caso a Internet, sabendo que o cliente muita vezes não é conhecido de antemão. Os modelos de confiança baseados em uma entidade centralizadora, além de propiciarem a criação de pontos de vulnerabilidades e de falhas, impõem ao sistema restrições ao desempenho e à escalabilidade. As abordagens que se propõem a atender o problema da escalabilidade, estão baseadas em infra-estruturas de chaves públicas (PKI), sendo o X.509 a mais famosa e utilizada atualmente. Porém, o X.509 é dependente de uma estrutura hierárquica que não é ideal em ambientes que estejam propícios à conflitos de interesse. Desenvolvido para facilitar a concepção de sistemas computacionais escaláveis e seguros, o SPKI/SDSI provê um fino controle de acesso, utilizando espaços de nomes locais e um modelo simples de autorização, baseado em redes de confiança. Este trabalho propõe um modelo de autenticação e autorização, resultado da integração da infra-estrutura SPKI/SDSI com o CORBAsec. São apresentadas as principais facilidades providas pelo modelo proposto, demonstrando as vantagens do uso da infra-estrutura SPKI/SDSI. O CORBA adiciona ao modelo as vantagens de objetos distribuídos interoperáveis em ambientes heterogêneos. A idéia sustentada nesta dissertação é a maior adaptação de redes de confiança, como o SPKI/SDSI, com as características da rede mundial.