La cryptologie est un moyen de protéger la confidentialité, d'assurer l'intégrité, ou d'authentifier un système, tandis que la cryptanalyse est le moyen de retrouver l'information secrète. Les algorithmes cryptographiques modernes tels que AES ou DES sont impossibles à attaquer au niveau mathématique. La fuite d'information liée aux fonctionnements de ces machines est devenue un moyen puissant de cryptanalyse pour retrouver la clé secrète. Ces attaques sont connues sous le nom d'attaques par canaux cachés. Ce travail de thèse tente de trouver une réponse aux questions suivantes : * Existe t'il une architecture dont la fuite d'information ne permet pas à l'attaquant de retrouver la clé plus vite que par la cryptanalyse classique ? * Jusqu'à quel point ces fuites sont-elles tolérables, et comment peut-on maximiser l'utilisation de ces machines sans compromettre leur secret ? * Quelles sont les métriques pour déterminer la vulnérabilité des circuits électroniques face à une multitude de méthodes d'attaques ? Récemment d'innombrables chercheurs ont posé ces questions pour les différentes catégories de circuits électroniques. Dans ce travail de thèse nous restreignons notre espace de recherche parmi les circuits de type "FPGA" et de type "asynchrone". L'atout principal des circuits FPGA est leur reconfigurabilité, qui peut être utilisée pour modifier l'implémentation de l'algorithme face à une attaque. Les circuits asynchrones ont de bonnes propriétés telles que la tolérance aux fautes, la décorrélation de la consommation avec le calcul, qui permettent de réduire la portée des attaques par canaux cachés.