• Refine Query
  • Source
  • Publication year
  • to
  • Language
  • 2
  • 1
  • Tagged with
  • 3
  • 3
  • 3
  • 2
  • 2
  • 2
  • 2
  • 2
  • 2
  • 2
  • 2
  • 2
  • 2
  • 2
  • 2
  • About
  • The Global ETD Search service is a free service for researchers to find electronic theses and dissertations. This service is provided by the Networked Digital Library of Theses and Dissertations.
    Our metadata is collected from universities around the world. If you manage a university/consortium/country archive and want to be added, details can be found on the NDLTD website.
1

Développement et expérimentation d’une stratégie optimale de freinage régénératif pour les véhicules électriques basée sur la commande avancée du glissement de la roue

Boisvert, Maxime January 2015 (has links)
En propulsion électrique, le freinage régénératif consiste à récupérer l’énergie cinétique du véhicule en freinant la roue propulsée avec la motorisation électrique. Afin d'optimiser la quantité d'énergie récupérée à partir du freinage électrique, la plupart des études antérieures proposent des stratégies qui consistent à définir le couple de freinage en fonction de la vitesse du véhicule. Dans cette étude nous proposons une stratégie originale qui consiste à commander le glissement de la roue freinée en fonction de la vitesse du véhicule. Les deux principales hypothèses qui ont motivé ce travail sont que cette stratégie de récupération, réglée à l’optimum, est moins sensible aux incertitudes et qu’elle permet d’éviter une perte d’adhérence de la roue, étant donné que le glissement est contrôlé. L’objectif ultime est de démontrer expérimentalement qu’il est possible de mettre en œuvre une telle approche sur un véhicule électrique afin d'assurer une récupération optimale de l'énergie tout en assurant la stabilité du véhicule. Le premier volet de cette étude est d’étudier l’avantage de la stratégie de commande du glissement quand elle est globalement optimisée au sens de maximiser la récupération d’énergie en considérant le rendement énergétique de la chaine électrique et des pertes mécaniques. Pour cela, un simulateur basé sur Matlab/Simulink a été développé et validé par des mesures expérimentales. La nouvelle stratégie en glissement est alors comparée en simulation à d’autres stratégies, et sa sensibilité est évaluée par rapport à des incertitudes paramétriques sur l’inclinaison de la route, la masse et les conditions routières. Les simulations numériques, validées par des essais expérimentaux, montrent qu’un freinage régénératif qui commande le glissement est la stratégie la moins sensible aux variations paramétriques. Le deuxième volet de cette étude porte sur la synthèse et la mise en œuvre d’un contrôleur temps-réel, embarqué sur un véhicule électrique à trois roues, afin de procéder à des tests routiers de la stratégie en glissement. Considérant qu'il n'est pas possible de mesurer directement le glissement, il doit être estimé en temps réel à partir des mesures des encodeurs des roues. Pour ce faire, un modèle d’état non-linéaire du comportement du système de propulsion électrique, incluant la dynamique du glissement, a été expérimentalement identifié. Ce modèle original, combiné à un modèle classique de dynamique longitudinale du véhicule, est utilisé pour la synthèse et la comparaison de deux observateurs de Kalman étendu. Finalement, un estimateur d’adhérence, basé sur un algorithme d’identification de type RLS-[lambda], est mis en place pour corriger en-ligne un facteur lié à l’adhérence. Il devient ainsi possible d’estimer avec précision le glissement de la roue motrice, même en présence de variations paramétriques importantes. Un contrôleur non-linéaire temps réel a été développé et implanté dans le but de suivre une consigne de glissement optimal. Considérant la présence d’un retard pur important dans la chaine de contrôle, le contrôleur se décompose en une partie boucle ouverte afin d’atteindre rapidement la consigne de couple et une rétroaction non-linéaire afin de corriger finement la valeur finale. La synthèse des compensateurs (boucle ouverte et rétroaction) se base sur une linéarisation par morceaux du système à contrôler: les paramètres du modèle d’état sont fixés pour une commande de couple de freinage donnée. La structure de contrôle implantée a été réduite afin de minimiser la puissance de calcul requise. La combinaison de l’observateur de glissement avec le contrôleur de glissement a permis de valider expérimentalement la stratégie de freinage par glissement sur un véhicule électrique. Les conditions de la route (niveau d’adhérence) ont été modifiées pour valider la robustesse du contrôleur sur une surface glissante.
2

Conception et test de cellules de gestion d'énergie à commande numérique en technologies CMOS avancées

Li, Bo 07 May 2012 (has links) (PDF)
Les technologies avancées de semi-conducteur permettent de mettre en œuvre un contrôleur numérique dédié aux convertisseurs à découpage, de faible puissance et de fréquence de découpage élevée sur FPGA et ASIC. Cette thèse vise à proposer des contrôleurs numériques des performances élevées, de faible consommation énergétique et qui peuvent être implémentés facilement. En plus des contrôleurs numériques existants comme PID, RST, tri-mode et par mode de glissement, un nouveau contrôleur numérique (DDP) pour le convertisseur abaisseur de tension est proposé sur le principe de la commande prédictive: il introduit une nouvelle variable de contrôle qui est la position de la largeur d'impulsion permettant de contrôler de façon simultanée le courant dans l'inductance et la tension de sortie. La solution permet une dynamique très rapide en transitoire, aussi bien pour la variation de la charge que pour les changements de tension de référence. Les résultats expérimentaux sur FPGA vérifient les performances de ce contrôleur jusqu'à la fréquence de découpage de 4MHz. Un contrôleur numérique nécessite une modulation numérique de largeur d'impulsion (DPWM). L'approche Sigma-Delta de la DPWM est un bon candidat en ce qui concerne le compromis entre la complexité et les performances. Un guide de conception d'étage Sigma-Delta pour le DPWM est présenté. Une architecture améliorée de traditionnelles 1-1 MASH Sigma-Delta DPWM est synthétisée sans détérioration de la stabilité en boucle fermée ainsi qu'en préservant un coût raisonnable en ressources matérielles. Les résultats expérimentaux sur FPGA vérifient les performances des DPWM proposées en régimes stationnaire et transitoire. Deux ASICs sont portés en CMOS 0,35µm: le contrôleur en tri-mode pour le convertisseur abaisseur de tension et la commande par mode de glissement pour les convertisseurs abaisseur et élévateur de tension. Les bancs de test sont conçus pour conduire à un modèle d'évaluation de consommation énergétique. Pour le contrôleur en tri-mode, la consommation de puissance mesurée est seulement de 24,56mW/MHz lorsque le ratio de temps en régime de repos (stand-by) est 0,7. Les consommations de puissance de command par mode de glissement pour les convertisseurs abaisseur et élévateur de tension sont respectivement de 4,46mW/MHz et 4,79mW/MHz. En utilisant le modèle de puissance, une consommation de la puissance estimée inférieure à 1mW/MHz est envisageable dans des technologies CMOS plus avancées. Comparé aux contrôlés homologues analogiques de l'état de l'art, les prototypes ASICs illustrent la possibilité d'atteindre un rendement comparable pour les applications de faible et de moyen puissance mais avec l'avantage d'une meilleure précision et une meilleure flexibilité.
3

Conception et test de cellules de gestion d'énergie à commande numérique en technologies CMOS avancées / Design and test of digitally-controlled power management IPs in advanced CMOS technologies

Li, Bo 07 May 2012 (has links)
Les technologies avancées de semi-conducteur permettent de mettre en œuvre un contrôleur numérique dédié aux convertisseurs à découpage, de faible puissance et de fréquence de découpage élevée sur FPGA et ASIC. Cette thèse vise à proposer des contrôleurs numériques des performances élevées, de faible consommation énergétique et qui peuvent être implémentés facilement. En plus des contrôleurs numériques existants comme PID, RST, tri-mode et par mode de glissement, un nouveau contrôleur numérique (DDP) pour le convertisseur abaisseur de tension est proposé sur le principe de la commande prédictive: il introduit une nouvelle variable de contrôle qui est la position de la largeur d'impulsion permettant de contrôler de façon simultanée le courant dans l'inductance et la tension de sortie. La solution permet une dynamique très rapide en transitoire, aussi bien pour la variation de la charge que pour les changements de tension de référence. Les résultats expérimentaux sur FPGA vérifient les performances de ce contrôleur jusqu'à la fréquence de découpage de 4MHz. Un contrôleur numérique nécessite une modulation numérique de largeur d'impulsion (DPWM). L'approche Sigma-Delta de la DPWM est un bon candidat en ce qui concerne le compromis entre la complexité et les performances. Un guide de conception d'étage Sigma-Delta pour le DPWM est présenté. Une architecture améliorée de traditionnelles 1-1 MASH Sigma-Delta DPWM est synthétisée sans détérioration de la stabilité en boucle fermée ainsi qu'en préservant un coût raisonnable en ressources matérielles. Les résultats expérimentaux sur FPGA vérifient les performances des DPWM proposées en régimes stationnaire et transitoire. Deux ASICs sont portés en CMOS 0,35µm: le contrôleur en tri-mode pour le convertisseur abaisseur de tension et la commande par mode de glissement pour les convertisseurs abaisseur et élévateur de tension. Les bancs de test sont conçus pour conduire à un modèle d'évaluation de consommation énergétique. Pour le contrôleur en tri-mode, la consommation de puissance mesurée est seulement de 24,56mW/MHz lorsque le ratio de temps en régime de repos (stand-by) est 0,7. Les consommations de puissance de command par mode de glissement pour les convertisseurs abaisseur et élévateur de tension sont respectivement de 4,46mW/MHz et 4,79mW/MHz. En utilisant le modèle de puissance, une consommation de la puissance estimée inférieure à 1mW/MHz est envisageable dans des technologies CMOS plus avancées. Comparé aux contrôlés homologues analogiques de l'état de l'art, les prototypes ASICs illustrent la possibilité d'atteindre un rendement comparable pour les applications de faible et de moyen puissance mais avec l'avantage d'une meilleure précision et une meilleure flexibilité. / Owing to the development of modern semiconductor technology, it is possible to implement a digital controller for low-power high switching frequency DC-DC power converter in FPGA and ASIC. This thesis is intended to propose digital controllers with high performance, low power consumption and simple implementation architecture. Besides existing digital control-laws, such as PID, RST, tri-mode and sliding-mode (SM), a novel digital control-law, direct control with dual-state-variable prediction (DDP control), for the buck converter is proposed based on the principle of predictive control. Compared to traditional current-mode predictive control, the predictions of the inductor current and the output voltage are performed at the same time by adding a control variable to the DPWM signal. DDP control exhibits very high dynamic transient performances under both load variations and reference changes. Experimental results in FPGA verify the performances at switching frequency up to 4MHz. For the boost converter exhibiting more serious nonlinearity, linear PID and nonlinear SM controllers are designed and implemented in FPGA to verify the performances. A digital control requires a DPWM. Sigma-Delta DPWM is therefore a good candidate regarding the implementation complexity and performances. An idle-tone free condition for Sigma-Delta DPWM is considered to reduce the inherent tone-noise under DC-excitation compared to the classic approach. A guideline for Sigma-Delta DPWM helps to satisfy proposed condition. In addition, an 1-1 MASH Sigma-Delta DPWM with a feasible dither generation module is proposed to further restrain the idle-tone effect without deteriorating the closed-loop stability as well as to preserve a reasonable cost in hardware resources. The FPGA-based experimental results verify the performances of proposed DPWM in steady-state and transient-state. Two ASICs in 0.35µm CMOS process are implemented including the tri-mode controller for buck converter and the PID and SM controllers for the buck and boost converters respectively. The lab-scale tests are designed to lead to a power assessment model suggesting feasible applications. For the tri-mode controller, the measured power consumption is only 24.56mW/MHz when the time ratio of stand-by operation mode is 0.7. As specific power optimization strategies in RTL and system-level are applied to the latter chip, the measured power consumptions of the SM controllers for buck converter and boost converter are 4.46mW/MHz and 4.79mW/MHz respectively. The power consumption is foreseen as less than 1mW/MHz when the process scales down to nanometer technologies based on the power-scaling model. Compared to the state-of-the-art analog counterpart, the prototype ICs are proven to achieve comparable or even higher power efficiency for low-to-medium power applications with the benefit of better accuracy and better flexibility.

Page generated in 0.0707 seconds