La croissance localisée de SiC dopé p par un mécanisme Vapeur-Liquide-Solide (VLS) a été effectuée sur substrats SiC-4H (0001) 8°off et diamant (100). Pour ce faire, des motifs constitués d'un empilement silicium-aluminium sont fondus puis alimentés en propane. Dans le cas de l'homoépitaxie de SiC-4H, il a été démontré que la quantité limitée de phase liquide initiale entraine une évolution constante des paramètres de croissance en raison de l'appauvrissement graduel en silicium. Il est toutefois possible de trouver des conditions de croissance satisfaisantes (alliage contenant 40 at% Si, 1100 °C) résultant en un dépôt conforme sur l'ensemble des motifs avec une morphologie step-bunchée. A partir de tels dépôts, des contacts ohmiques de très faible résistivité (jusqu'à 1,3.10-6 Ω.cm2) ont été mesurés et des diodes PiN ont été fabriquées et caractérisées. Dans le cas de la croissance de SiC sur diamant, la forte réactivité entre l'alliage Si-Al liquide et le substrat diamant conduit à la formation d'un dépôt dense et polycristallin de SiC-3C par un mécanisme de dissolution-précipitation. Nous avons montré que la formation préalable d'une couche tampon nanométrique de SiC par siliciuration du substrat de diamant (réaction solide-solide entre une couche de Si et le diamant) permet d'obtenir une croissance épitaxiale de SiC-3C en ilots, avec les relations [110] SiC // [110] diamant et (100) SiC // (100) diamant. Il n'a cependant pas été possible de former une couche complète et épitaxiale de SiC sur diamant par VLS localisée. Nous avons toutefois montré que cela est réalisable par dépôt chimique en phase vapeur (CVD) en utilisant la même étape de siliciuration / The localized growth of p-doped SiC by Vapor-Liquid-Solid (VLS) mechanism was made on (0001) 8°off 4H-SiC and (100) diamond substrates. A silicon-aluminium stacking, localized on top of the substrate, is used after melting as the liquid phase for the growth, carbon being brought by the propane of the gas phase. Regarding the homoepitaxial growth of 4H-SiC, the limited amount of liquid phase leads to a significant consumption of silicon during the growth which is responsible for a continuous variation of the growth parameters. Satisfying growth conditions can therefore be found (40 at% Si alloy, 1100 °C) leading to the formation of a step-bunched layer on the initial Si-Al patterns. Very Low resistivity ohmic contacts (as low as 1.3x10-6 Ω.cm2) and PiN diodes were successfully fabricated from these deposits. Regarding the SiC growth on diamond, the high reactivity between the Si-Al liquid alloy and the diamond substrate leads to the polycrystalline growth of 3C-SiC by a dissolution-precipitation mechanism. It is thus necessary to use a SiC buffer layer in order to achieve an epitaxial growth. This buffer layer, grown by a solid-solid reaction between silicon (deposited by CVD) and the diamond called silicidation, favors the epitaxial growth of 3C-SiC ([110] SiC // [110] diamond and (100) SiC // (100) diamond) during the later VLS growth. Considering the 3D growth mechanism that takes place the formation of a single-crystalline layer from these epitaxial islands seems difficult. Such single-crystalline layer can be achieved using chemical vapor deposition (CVD) after the silicidation step of the diamond substrates

Le silicium (Si) et le germanium (Ge) sont les matériaux de base utilisés dans les circuits intégrés. Cependant, à cause de leur gap indirect, ces matériaux ne sont pas adaptés à la fabrication de dispositifs d'émission de lumière, comme les lasers ou diodes électroluminescentes. Comparé au Si, le Ge pur possède des propriétés optiques uniques, à température ambiante son gap direct est de seulement 140 meV au-delà du gap indirect tandis qu'il est supérieur à 2 eV dans le cas du Si. Compte tenu du coefficient de dilatation thermique du Ge, deux fois plus grand que celui du Si, une croissance de Ge sur Si à hautes températures suivie d'un refroidissement à température ambiante permet de générer une contrainte en tension dans le Ge. Cependant, l'existence d'un désaccord de maille de 4,2% entre deux matériaux conduit à une croissance Stranski-Krastanov avec la formation des films rugueux et contenant de forte densité des dislocations. Nous avons mis en évidence l'existence d'une fenêtre de température de croissance, permettant de supprimer la croissance tridimensionnelle de Ge/Si. En combinant la croissance à haute température à des recuits thermiques par cycles, une contrainte de 0,30% a pu être obtenue. Le dopage de type n a été effectué en utilisant la décomposition de GaP, ce qui produit des molécules P2 ayant un coefficient de collage plus grand par rapport à celui des molécules P4. En particulier, en mettant en oeuvre la technique du co-dopage en utilisant le phosphore et l'antimoine, nous avons mis en évidence une augmentation de l'émission du gap direct du Ge à environ 150 fois, ce qui constitue l'un des meilleurs résultats obtenus jusqu'à présent. / Silicon (Si) and germanium (Ge) are the main materials used as active layers in microelectronic devices. However, due to their indirect band gap, they are not suitable for the fabrication of light emitting devices, such as lasers or electroluminescent diodes. Compared to Si, pure Ge displays unique optical properties, its direct bandgap is only 140 meV above the indirect one. As Ge has a thermal expansion coefficient twice larger than that of Si, tensile strain can be induced in the Ge layers when growing Ge on Si at high temperatures and subsequent cooling down to room temperature. However, due to the existence of a misfit as high as 4.2 % between two materials, the Ge growth on Si proceeds via the Stranski-Krastanov mode and the epitaxial Ge films exhibits a rough surface and a high density of dislocations. We have evidenced the existence of a narrow substrate temperature window, allowing suppressing the three-dimensional growth of Ge on Si. By combining high-temperature growth with cyclic annealing, we obtained a tensile strain up to 0.30 %. The n-doping in Ge was carried out using the decomposition of GaP to produce the P2 molecules, which have a higher sticking coefficient than the P4 molecules. In particular, by implementing a co-doping technique using phosphorus and antimony, we have evidenced an intensity enhancement of about 150 times of the Ge direct band gap emission. This result represents as one of the best results obtained up to now.

Ce travail concerne la croissance par épitaxie sous jets moléculaires avec NH3 comme source d'azote de diodes électroluminescentes (DELs) blanches monolithiques. La méthode proposée au laboratoire consiste à insérer dans la zone active de la DEL des puits quantiques (Ga,In)N émettant dans le bleu et le jaune. Bien que la concentration en In de l'alliage InxGa1-xN soit limitée à 20-25%, la présence d'un champ électrique interne dans les hétérostructures nitrures permet d'obtenir des longueurs d'onde balayant tout le spectre visible. Malheureusement, ce champ électrique diminue aussi la force d'oscillateur de puits quantiques de largeur de plus de 2nm. Ainsi, l'efficacité radiative de puits quantiques émettant dans le jaune est faible comparé à un puits quantique émettant dans le bleu. L'émission dans le jaune pose donc problème et il nous a fallu tenté de contrebalancer les effets du champ électrique afin d'accroître le rendement quantique des puits larges. D'autre part, la puissance des DELs EJM est faible par rapport à celles épitaxiées en EPVOM. Une des grandes différences entre ces deux techniques est la croissance du GaN de type p. Différents paramètres ont été testés afin de déterminer les conditions de croissance adéquates à l'épitaxie du GaN de type p de bonne qualité optoélectronique. Finalement, ces différents affinages ont été vérifiés par l'élaboration de DELs et en particulier d'une DEL blanche monolithique à large spectre.

L'utilisation de germes Si pour l'épitaxie du SiC-3C génère de nombreux défauts dans les couches en<br />raison du désaccord de maille et de la dilatation thermique. Le SiC-3C peut aussi être déposé sur<br />substrats SiC-α(0001) en s'affranchissant des problèmes rencontré sur substrat Si. La difficulté de<br />contrôler la germination initiale génère cependant des macles qui sont difficiles à éviter ou éliminer<br />ensuite.<br />L'utilisation de l'épitaxie en phase vapeur comme technique de croissance n'a pas permis de<br />s'affranchir de ces macles malgré l'optimisation de la préparation de surface des germes SiC- α. En revanche, des couches de SiC-3C exemptes de macle ont été obtenues en utilisant une technique de<br />croissance originale, les mécanismes vapeur-liquid-solide, qui consiste à alimenter un bain Si-Ge avec<br />du propane.<br />La caractérisation des couches ainsi élaborées a montré une excellente qualité cristalline avec toutefois une incorporation non négligeable d'impuretés. Les éléments Al, Ge, B et Sn ont été dosés avec succès en utilisant des analyses par faisceaux d'ions accélérés, techniques peu conventionnelles pour SiC et présentant un challenge analytique.

L'objectif du projet VELSIC a été de démontrer la faisabilité de jonctions p+/n- profondes dans le semiconducteur 4H-SiC, de haute qualité électrique, comprenant une zone p++ réalisée par un procédé original d'épitaxie localisée à basse température (1100 – 1200°C), en configuration VLS (Vapeur - Liquide - Solide). Cette technique innovante de dopage par épitaxie utilise le substrat de SiC mono cristallin comme un germe de croissance sur lequel un empilement enterré de Al - Si est porté à fusion pour constituer un bain liquide, lequel est alimenté en carbone par la phase gazeuse. Cette méthode se positionne comme une alternative avantageuse à l'implantation ionique, actuellement utilisée par tous les fabricants de composants en SiC, mais qui présente des limitations problématiques encore non résolues à ce jour. Les travaux de thèse ont exploré toutes les facettes du processus complet de fabrication de diodes de test, avec une attention particulière portée sur l'optimisation de la gravure de cuvettes dans le substrat SiC. Le cœur des travaux a été concentré sur l'optimisation de l'épitaxie VLS localisée. L'étude a confirmé la nécessité de limiter la vitesse de croissance vers 1 µm/h pour conserver une bonne cristallinité du matériau épitaxié. Elle a également mis en évidence l'action directe du champ électromagnétique radiofréquence sur la phase liquide, conduisant à une très forte influence du diamètre des cuvettes gravées sur l'épaisseur du SiC déposé. Un remplissage quasiment complet des cuvettes de 1 µm de profondeur à très fort dopage p++ a été démontré. À partir des couches VLS optimisées, des démonstrateurs de types diodes p+/n- ont été fabriqués. Sur les meilleurs échantillons, sans passivation ni protection périphérique, des tensions de seuil en régime direct (entre 2,5 et 3 V) ont, pour la première fois, été mesurées, sans recourir à un recuit haute température après épitaxie. Elles correspondent aux valeurs attendues pour une vraie jonction p-n sur 4H-SiC. Des densités de courant de plusieurs kA/cm2 ont également pu être injectées pour des tensions situées autour de 5 - 6 V. En régime de polarisation inverse, aucun claquage n'est observé jusqu'à 400 V et les densités de courant de fuite à faible champ électrique dans la gamme 10-100 nA/cm2 ont été mesurées. Toutes ces avancées si situent au niveau de l'état de l'art pour des composants SiC aussi simples, toutes techniques de dopage confondues / The objective of the VELSIC project has been to demonstrate the feasibility of 1 µm deep p+/n- junctions with high electrical quality in 4H-SiC semiconductor, in which the p++ zone is implemented by an original low-temperature localized epitaxy process ( 1100 - 1200 °C ), performed in the VLS (Vapor - Liquid - Solid) configuration. This innovative epitaxy doping technique uses the monocrystalline SiC substrate as a crystal growth seed. On the substrate (0001-Si) surface, buried patterns of Al - Si stack are fused to form liquid islands which are fed with carbon by C3H8 in the gas phase. This method is investigated as a possible higher performance alternative to the ion implantation process, currently used by all manufacturers of SiC devices, but which still experiences problematic limitations that are yet unresolved to date. Although the main focus of the study has been set on the optimization of localized VLS epitaxy, our works have explored and optimized all the facets of the complete process of test diodes, from the etching of patterns in the SiC substrate up to the electrical I - V characterization of true pn diodes with ohmic contacts on both sides.Our results have confirmed the need to limit the growth rate down to 1 µm/h to maintain good crystallinity of the epitaxial material. It has also highlighted the direct action of the radiofrequency electromagnetic field on the liquid phase, leading to a very strong influence of the diameter of the etched patterns on the thickness of the deposited SiC. A nearly complete filling of the 1 µm deep trenches with very high p++ doping has been demonstrated. Using optimized VLS growth parameters, p+/n- diode demonstrators have been processed and tested. On the best samples, without passivation or peripheral protection, high direct-current threshold voltages, between 2.5 and 3 V, were measured for the first time without any high-temperature annealing after epitaxy. These threshold voltage values correspond to the expected values for a true p-n junction on 4H-SiC. Current densities of several kA/cm2 have also been injected at voltages around 5 - 6 V. Under reverse bias conditions, no breakdown is observed up to 400 V and low leakage current densities at low electric field, in the range 10 - 100 nA/cm2, have been measured. All these advances align with or exceed state-of-the-art results for such simple SiC devices, obtained using any doping technique