Cette thèse se place dans le cadre du projet Diamonix, qui vise à établir une filière diamant en France. La thèse porte sur des travaux de dimensionnement de protection périphérique, structure nécessaire au bon fonctionnement des composants d'électronique de puissance. Le développement de protections périphériques applicables aux diodes Schottky sur diamant monocristallin nécessite plusieurs étapes. Après un premier chapitre détaillant l'état de l'art de l'utilisation de diamant en électronique de puissance, nous nous attardons sur la conception de protection périphérique basée sur une plaque de champ à l'aide de divers diélectriques et ensuite à l'aide d'un matériau semi-résistif dans le chapitre 2. Ces simulations sont réalisées à l'aide du logiciel SENTAURUS TCAD. Le troisième chapitre essaie de répondre aux problèmes technologiques posés par le chapitre 2. Nous avons ainsi développé une nouvelle technique de gravure basée sur une succession d'étapes utilisant Ar/O2 puis CF4/O2. Puis, dans un deuxième temps, nous avons réalisé des capacités Métal/Diélectrique/Diamant afin de qualifier le comportement des diélectriques sur le matériau diamant. Leur comportement est problématique mais il s'agit à notre connaissance de la première étude poussée de capacités sur diamant. Le chapitre 4 revient sur la fabrication et la caractérisation de diodes Schottky protégées à l'aide de plaques de champ sur divers diélectriques, les résultats obtenus étant mitigés. Enfin, la conclusion revient sur les résultats importants de simulation, de gravure, de caractérisation des capacités et des diodes Schottky pour ensuite s'élargir et donner des perspectives de travail.

L'objet de ce travail a consisté dans l'optimisation et réalisation d'une périphérie Planar haute tension, permettant d'obtenir une tenue en tension dépassant 2000V. Parmi des protections périphériques existantes la protection par l'implantation latérale appelée "poche" semblait être une solution très performante pour obtenir une tenue en tension très élevé. Dans un premier temps, nous avons optimisé la structure de cette protection en utilisant des simulateurs bidimensionnels (ATHENA, ATLAS). Les résultats de simulation confirment que la dose active de cette périphérie est l'un des paramètres important à contrôler. La profondeur et la longueur de poche sont les deux autres paramètres à prendre en compte pour l'optimisation de cette périphérie. La variation de la tenue en tension est présentée en fonction de l'évolution de chacun de ces paramètres. Les résultats de l'étude de la sensibilité de la tenue en tension vis-à-vis de la dose active de la poche ont permis d'établir une méthodologie de conception d'une périphérie monopoche optimale et de développer une périphérie bipoche permettant de bien dominer la dose active de poche donc d'améliorer la tenue en tension. Ensuite, pour valider les résultats de simulation en raison de simplification nous avons choisi la diode de type PIN comme élément de test. Nous avons réalisé et caractérisé les diodes avec différentes géométries des périphéries monopoche et bipoche. Les résultats expérimentaux obtenus sur la tenue en tension confirment que la périphérie bipoche optimale permet d'atteindre des valeurs de claquage en volume. Ces résultats montrent à la fois la faisabilité des dispositifs et leurs bonnes performances. Enfin, pour compléter notre étude de conception de périphérie Planar haute tension à poche nous avons étudié le courant de fuite des diodes réalisés. Nous avons mis en évidence que les charges dans l'oxyde et à l'interface ont une influence importante sur la tenue en tension et le courant de fuite.

Dans le contexte de la protection périphérique des composants de puissance en GaN, nous avons exploré une voie originale pour réaliser l'homo-épitaxie localisée de GaN de type p, reposant sur une approche Vapeur-Liquide-Solide (VLS). Le cycle de croissance comprend 3 étapes successives. Dans un premier temps, du Ga est déposé par MOCVD, formant un réseau de gouttelettes de diamètres submicrométriques. Puis, du Mg est incorporé aux gouttelettes à partir de la phase gazeuse, en utilisant le précurseur (MeCP)2Mg. Enfin, les gouttelettes de Ga-Mg sont nitrurées à 500-700°C sous un flux de NH3 dilué dans un gaz porteur. À l'issue d'un cycle complet de croissance, on obtient systématiquement un réseau de plots et/ou d'anneaux de GaN, bien séparés. L'augmentation de la teneur en Mg dans les gouttes favorise un mécanisme de croissance purement VLS, à l'interface Liq/Sol (formation de plots), plutôt qu'une croissance le long de la ligne triple (formation d'anneaux). Ces structures de GaN présentent un caractère homo-épitaxial, mais une plus forte défectuosité que leur germe. En utilisant une approche multi-cycles, nous avons pu élaborer des films de GaN:Mg présentant des concentrations en Mg très élevées, contrôlables entre 3.1019 cm-3 et 8.1021 cm-3. Cependant, de fortes concentrations en impuretés C, H et O ont également été détectées dans ces films. Diverses voies ont été explorées, sans succès, pour tenter de réduire la contamination en O, d'un niveau rédhibitoire pour l'obtention d'un dopage de type p. En pratique, les films de GaN:Mg obtenus apparaissent très conducteurs de type n, pour des dopages au Mg modérés, et semi-isolants aux plus forts dopages. Différents matériaux de masques ont été testés en vue de localiser la croissance / For peripheral protection of GaN power electronics devices, we have explored a new approach for performing localized homo-epitaxy of p-doped GaN, by implementing Vapor-Liquid-Solid (VLS) transport. The growth cycle includes three successive steps. At first, Ga is deposited onto the seed surface by MOCVD from TEG, resulting in an array of Ga droplets with submicrometric diameters. Then, Mg is incorporated into the droplets from the gas phase, using (MeCP)2Mg precursor. In the last step, Ga-Mg droplets are nitridated at 500-700°C in flowing ammonia diluted in a carrier gas.After one complete growth cycle, a network of well separated submicrometric GaN dots or ring-shaped features is systematically obtained. Increasing the Mg incorporation into the droplets drastically influences the growth mode, promoting a pure VLS growth mechanism, at the Liquid/Solid interface, versus growth at the triple line. Such GaN structures show a homo-epitaxial relationship with the seed, but a higher crystalline imperfection. Using a multi-cycles approach, GaN films could be obtained, with very high Mg concentrations tunable from 3.1019 to 8.1021 cm-3. Nevertheless, O, C and H impurities are also incorporated at high levels. Various approaches have been vainly investigated to try reducing O contamination level, prohibitive for obtaining p-type material. Actually, as-grown GaN:Mg films are n-type and highly conductive, for moderate Mg concentrations, and become semi-insulating at highest doping levels. Various masking materials have been tested for growth localization purpose

Cette thèse se place dans le cadre du projet Diamonix, qui vise à établir une filière diamant en France. La thèse porte sur des travaux de dimensionnement de protection périphérique, structure nécessaire au bon fonctionnement des composants d’électronique de puissance. Le développement de protections périphériques applicables aux diodes Schottky sur diamant monocristallin nécessite plusieurs étapes. Après un premier chapitre détaillant l’état de l’art de l’utilisation de diamant en électronique de puissance, nous nous attardons sur la conception de protection périphérique basée sur une plaque de champ à l’aide de divers diélectriques et ensuite à l’aide d’un matériau semi-résistif dans le chapitre 2. Ces simulations sont réalisées à l’aide du logiciel SENTAURUS TCAD. Le troisième chapitre essaie de répondre aux problèmes technologiques posés par le chapitre 2. Nous avons ainsi développé une nouvelle technique de gravure basée sur une succession d’étapes utilisant Ar/O2 puis CF4/O2. Puis, dans un deuxième temps, nous avons réalisé des capacités Métal/Diélectrique/Diamant afin de qualifier le comportement des diélectriques sur le matériau diamant. Leur comportement est problématique mais il s’agit à notre connaissance de la première étude poussée de capacités sur diamant. Le chapitre 4 revient sur la fabrication et la caractérisation de diodes Schottky protégées à l’aide de plaques de champ sur divers diélectriques, les résultats obtenus étant mitigés. Enfin, la conclusion revient sur les résultats importants de simulation, de gravure, de caractérisation des capacités et des diodes Schottky pour ensuite s’élargir et donner des perspectives de travail. / This thesis work is part of the Diamonix project, which is about forming a France-based supply and fabrication of diamond electronics devices. Work in this thesis is centered upon designing a peripheral junction protection suitable for diamond Schottky diodes, a vital structure for the right behavior of power electronics components. Such design on monocristalline diamond substrates needs several steps. After a first chapter dealing with diamond state of the art in power electronics, emphasis is brought upon the design of a field plate protection using several dielectric materials and a semi-resistive component in the second chapter. Those simulations are carried out using SENTAURUS TCAD software suite. The third chapter tries to answer any technological difficulties met in the second chapter. For instance, a new etching technique based upon a succession of steps has beeen developped. Then, Metal/Dielectric/Diamond capacitors were made to determine the electrical behavior of those dielectrics on diamond. Their behavior is problematic but it is to our knowledge the first time such devices are characterized in such extent. The fourth chapter deals with the processing and characterizing of diamond Schottky diodes protected using field plates on several dielectrics, which measurements results are a bit disappointing. Finally, the conclusion insists on the main results of the thesis and then opens up to a discussion over the perspectives of future works around diamond.

Cette thèse se place dans le cadre du projet Diamonix, qui vise à établir une filière diamant en France. La thèse porte sur des travaux de dimensionnement de protection périphérique, structure nécessaire au bon fonctionnement des composants d'électronique de puissance. Le développement de protections périphériques applicables aux diodes Schottky sur diamant monocristallin nécessite plusieurs étapes. Après un premier chapitre détaillant l'état de l'art de l'utilisation de diamant en électronique de puissance, nous nous attardons sur la conception de protection périphérique basée sur une plaque de champ à l'aide de divers diélectriques et ensuite à l'aide d'un matériau semi-résistif. Ces simulations sont réalisées à l'aide du logiciel SENTAURUS TCAD. Le troisième chapitre essaie de répondre aux problèmes technologiques posés par le chapitre 2. Nous avons ainsi développé une nouvelle technique de gravure basée sur une succession d'étapes utilisant Ar/O2 puis CF4/O2. Puis, dans un deuxième temps, nous avons réalisé des capacités Métal/Diélectrique/Diamant afin de qualifier le comportement des diélectriques sur le matériau diamant. Leur comportement est problématique mais il s'agit à notre connaissance de la première étude poussée de capacités sur diamant. Le chapitre 4 revient sur la fabrication et la caractérisation de diodes Schottky protégées à l'aide de plaque de champ sur divers diélectriques, les résultats obtenus étant mitigés. Enfin, la conclusion revient sur les résultats importants de simulation, de gravure, de caractérisation des capacités et des diodes Schottky pour ensuite s'élargir et donner des perspectives de travail.

Ce travail de thèse est consacré à la conception et à la fabrication de diodes JBS en carbure de silicium. Une première partie de ce travail a consisté à concevoir par simulation une protection périphérique de la diode la plus efficace possible en réduisant sa sensibilité à la technologie (charges dans l’oxyde et activation des dopants). L’impact de la géométrie de l’anode de la diode JBS sur le champ électrique maximum sous le contact Schottky en inverse et la résistance série de la diode à l’état passant a été étudié. Une nouvelle architecture de diode JBS, à base de tranchées implantées, a été proposée pour pallier les limitations liées aux faibles profondeurs d’implantation d’Al. Une deuxième partie de ce travail a concerné le développement de briques technologiques, indispensables à la fabrication de la diode JBS, tels que les contacts métalliques et la gravure. Enfin, la fabrication complète et la caractérisation électrique de diodes ont été réalisées afin de valider les éléments de conception et l’intégration des briques technologiques développées durant cette thèse. / This study was dedicated to the design and to the fabrication of SiC JBS diodes. The first part of this work includes the design of robust efficient edge termination of the diode with special care to its technology sensitivity. The impact of anode layout of JBS diode on the maximum electric field under Schottky contact and on the on-state resistance has been investigated. A new structure of JBS diode, trenched and implanted, has been proposed to overcome the low Al implantation depth. A second part of this work has been focused on the development of technological steps required for the fabrication of JBS diodes such as metal contact and SiC etching. Finally, full fabrication and electrical characterization of diodes have been carried out in order to validate the design and the integration of technological steps developed during this thesis work.

L'objectif du projet VELSIC a été de démontrer la faisabilité de jonctions p+/n- profondes dans le semiconducteur 4H-SiC, de haute qualité électrique, comprenant une zone p++ réalisée par un procédé original d'épitaxie localisée à basse température (1100 – 1200°C), en configuration VLS (Vapeur - Liquide - Solide). Cette technique innovante de dopage par épitaxie utilise le substrat de SiC mono cristallin comme un germe de croissance sur lequel un empilement enterré de Al - Si est porté à fusion pour constituer un bain liquide, lequel est alimenté en carbone par la phase gazeuse. Cette méthode se positionne comme une alternative avantageuse à l'implantation ionique, actuellement utilisée par tous les fabricants de composants en SiC, mais qui présente des limitations problématiques encore non résolues à ce jour. Les travaux de thèse ont exploré toutes les facettes du processus complet de fabrication de diodes de test, avec une attention particulière portée sur l'optimisation de la gravure de cuvettes dans le substrat SiC. Le cœur des travaux a été concentré sur l'optimisation de l'épitaxie VLS localisée. L'étude a confirmé la nécessité de limiter la vitesse de croissance vers 1 µm/h pour conserver une bonne cristallinité du matériau épitaxié. Elle a également mis en évidence l'action directe du champ électromagnétique radiofréquence sur la phase liquide, conduisant à une très forte influence du diamètre des cuvettes gravées sur l'épaisseur du SiC déposé. Un remplissage quasiment complet des cuvettes de 1 µm de profondeur à très fort dopage p++ a été démontré. À partir des couches VLS optimisées, des démonstrateurs de types diodes p+/n- ont été fabriqués. Sur les meilleurs échantillons, sans passivation ni protection périphérique, des tensions de seuil en régime direct (entre 2,5 et 3 V) ont, pour la première fois, été mesurées, sans recourir à un recuit haute température après épitaxie. Elles correspondent aux valeurs attendues pour une vraie jonction p-n sur 4H-SiC. Des densités de courant de plusieurs kA/cm2 ont également pu être injectées pour des tensions situées autour de 5 - 6 V. En régime de polarisation inverse, aucun claquage n'est observé jusqu'à 400 V et les densités de courant de fuite à faible champ électrique dans la gamme 10-100 nA/cm2 ont été mesurées. Toutes ces avancées si situent au niveau de l'état de l'art pour des composants SiC aussi simples, toutes techniques de dopage confondues / The objective of the VELSIC project has been to demonstrate the feasibility of 1 µm deep p+/n- junctions with high electrical quality in 4H-SiC semiconductor, in which the p++ zone is implemented by an original low-temperature localized epitaxy process ( 1100 - 1200 °C ), performed in the VLS (Vapor - Liquid - Solid) configuration. This innovative epitaxy doping technique uses the monocrystalline SiC substrate as a crystal growth seed. On the substrate (0001-Si) surface, buried patterns of Al - Si stack are fused to form liquid islands which are fed with carbon by C3H8 in the gas phase. This method is investigated as a possible higher performance alternative to the ion implantation process, currently used by all manufacturers of SiC devices, but which still experiences problematic limitations that are yet unresolved to date. Although the main focus of the study has been set on the optimization of localized VLS epitaxy, our works have explored and optimized all the facets of the complete process of test diodes, from the etching of patterns in the SiC substrate up to the electrical I - V characterization of true pn diodes with ohmic contacts on both sides.Our results have confirmed the need to limit the growth rate down to 1 µm/h to maintain good crystallinity of the epitaxial material. It has also highlighted the direct action of the radiofrequency electromagnetic field on the liquid phase, leading to a very strong influence of the diameter of the etched patterns on the thickness of the deposited SiC. A nearly complete filling of the 1 µm deep trenches with very high p++ doping has been demonstrated. Using optimized VLS growth parameters, p+/n- diode demonstrators have been processed and tested. On the best samples, without passivation or peripheral protection, high direct-current threshold voltages, between 2.5 and 3 V, were measured for the first time without any high-temperature annealing after epitaxy. These threshold voltage values correspond to the expected values for a true p-n junction on 4H-SiC. Current densities of several kA/cm2 have also been injected at voltages around 5 - 6 V. Under reverse bias conditions, no breakdown is observed up to 400 V and low leakage current densities at low electric field, in the range 10 - 100 nA/cm2, have been measured. All these advances align with or exceed state-of-the-art results for such simple SiC devices, obtained using any doping technique