<div>In autonomous driving, medical diagnosis, unmanned vehicles and many other new technologies, the neural network and computer vision has become extremely popular and influential. In particular, for classifying objects, convolutional neural networks (CNN) is very efficient and accurate. One version is the Region-based CNN (RCNN). This is our selected network design for a new implementation in an FPGA.</div><div><br></div><div>This network identies stop signs in an image. We successfully designed and trained an RCNN network in MATLAB and implemented it in the hardware to use in an embedded real-world application. The hardware implementation has been achieved with maximum FPGA utilization of 220 18k_BRAMS, 92 DSP48Es, 8156 FFS, 11010 LUTs with an on-chip power consumption of 2.235 Watts. The execution speed in FPGA is 0.31 ms vs. the MATLAB execution of 153 ms (on computer) and 46 ms (on GPU).</div>

O consumo de energia é uma das questões mais importantes em sistemas embarcados. Estudos demonstram que neste tipo de sistema a cache é responsável por consumir a maior parte da energia fornecida ao processador. Na maioria dos processadores embarcados, os parâmetros de configuração da cache são fixos e não permitem mudanças após sua fabricação/síntese. Entretanto, este não é o cenário ideal, pois a configuração da cache pode não ser adequada para uma determinada aplicação, tendo como consequência menor desempenho na execução e consumo excessivo de energia. Neste contexto, este trabalho apresenta uma implementação em hardware, utilizando computação reconfigurável, capaz de reconfigurar automática, dinâmica e transparentemente a quantidade de ways e por consequência o tamanho da cache de dados do processador embarcado LEON3, de forma que a cache se adeque à aplicação em tempo de execução. Com esta técnica, espera-se melhorar o desempenho das aplicações e reduzir o consumo de energia do sistema. Os resultados dos experimentos demonstram que é possível reduzir em até 5% o consumo de energia das aplicações com degradação de apenas 0.1% de desempenho / Energy consumption is one of the most important issues in embedded systems. Studies have shown that in this type of system the cache consumes most of the power supplied to the processor. In most embedded processors, the cache configuration parameters are fixed and do not allow changes after manufacture/synthesis. However, this is not the ideal scenario, since the configuration of the cache may not be suitable for a particular application, resulting in lower performance and excessive energy consumption. In this context, this project proposes a hardware implementation, using reconfigurable computing, able to reconfigure the parameters of the LEON3 processor\'s cache in run-time improving applications performance and reducing the power consumption of the system. The result of the experiment shows it is possible to reduce the processor\'s power consumption up to 5% with only 0.1% degradation in performance

Este trabalho apresenta o projeto de uma portadora que opera na frequência de 8.300 MHz para ser utilizado em moduladores vetoriais diretos com aplicação em sistemas embarcados de satélites. Foram realizados estudos sistêmicos de arquiteturas que operam nesta faixa de frequência com as características necessárias para atender as especificações da European Cooperation for Space Standardization, ECSS - Space Engineering Radio Frequency and Modulation da agência espacial europeia -ESA, que regulamenta as frequências e características para sistemas de transmissão para enlace de descida. A partir dos conhecimentos adquiridos nos estudos, é apresentada uma metodologia de projeto visando o atendimento das especificações definidas pela ECSS e a escolha de uma topologia de projeto. Foram realizadas simulações a nível sistêmico, utilizando o software Advanced Design System-ADS da fabricante Keysight Technologies, para definir as especificações de projeto dos circuitos que compõem o sistema de geração da portadora na banda X. O circuito da malha de sincronismo de fase - PLL opera na frequência de 2.075 MHz, onde seu sinal é amplificado e filtrado pela cadeia de amplificação na banda S cuja função é aumentar a isolação para minimizar os efeitos de pulling do oscilador controlado por tensão - VCO, devido à alta velocidade nas transições de tempo de subida e de descida dos sinais digitais I e Q. O filtro também é responsável por aumentar a rejeição de espúrios e harmônicos gerados pelos efeitos não lineares dos amplificadores. O sinal é enviado ao circuito multiplicador de frequências que gera o sinal na banda X e é filtrado por um filtro passa-faixas de linhas acopladas, rejeitando os sinais espúrios provenientes da saída do multiplicador de frequência. Na saída, o sinal passa por uma cadeia de amplificação na banda X para adequar o nível de potência à entrada dos moduladores vetoriais. Os circuitos projetados foram desenvolvidos utilizando tecnologia de microfita de linha. Os protótipos foram caracterizados, apresentando boa concordância com os resultados simulados, comprovando experimentalmente a metodologia de projeto utilizada neste trabalho assim como o atendimento das especificações sugeridas pela ECSS. / This work presents the project of an carrier that works in the frequency of 8,300 MHz to be used in direct vector modulator for embedded system application in satellites. It were realized system level studies of PLL topologies that work in this frequency range with the necessary features to provide the requirements from European Cooperation for Space Standardization, ECSS - Space Engineering Radio Frequency and Modulation of the European Space Agency - ESA, which is responsible for the frequencies and features regulation for downlink transmission system. With the knowledge acquired from the studies, it is presented a project method intending to the meet the requirements defined by the ECSS and the definition of a topology to the project. It were performed system level simulation, using the Advanced Design System - ADS tool, from Keysight Technologies, in order to define the design specifications in the project of the circuits of the X band carrier generator developed. The PLL circuit works in the frequency of 2,075 MHz, in which its signal is amplified and filtered for amplifier chain in S band, increasing the isolation to reduce the pulling effects in the voltage controlled oscillator, due to the high-speed transitions in the rise time and fall time of the digital signal I and Q. The filter is also responsible for increasing the rejection of spurious and harmonics generated by non-linear amplifiers effects. The signal is conducted to the frequency multiplier circuit that generates the X band signal and it is filtered by a coupled line bandpass filter, rejecting the spurious from the frequency multiplier output. At the output stage, the signal passes through a X band amplification chain in order to adequate the power level of the vector modulators input level. The specified circuits were designed and developed using microstrip line technology. The prototypes were characterized, presenting adequate results according to the data obtained by the simulations, experimentally reinforcing the project method used in this work as well as the meeting of the requirements suggested by the ECSS.

While international academic and research collaborations are of great importance at this time, it is not easy to find researchers in the engineering field that publish in languages other than English. Because of this disconnect, there exists a need for a portal to find Who’s Who in Engineering Education in the Americas. The objective of this thesis is to built an object-oriented architecture for this proposed portal. The Unified Modeling Language (UML) model developed in this thesis incorporates the basic structure of a social network for academic purposes. Reverse engineering of three social networks portals yielded important aspects of their structures that have been incorporated in the proposed UML model. Furthermore, the present work includes a pattern for academic social networks. / Includes bibliography. / Thesis (M.S.)--Florida Atlantic University, 2014. / FAU Electronic Theses and Dissertations Collection

Publish/subscribe is a powerful paradigm for distributed applications based on decoupled clients of information. In pub/sub applications, there exist a large amount of publishers and subscribes ranging from hundreds to millions. Publish/subscribe systems need to disseminate numerous events through a network of brokers. Due to limited resources of brokers, there may be lots of events that cannot be handled in time which in turn causes overload problem. Here arises the need of admission control mechanism to provide guaranteed services in publish/subscribe systems. Our approach gives the solution to this overload problem in the network of brokers by limiting the incoming subscriptions by certain criteria. The criteria are the factors like resources which include bandwidth, CPU, memory (in broker network), resource requirements by the subscription. / by Akshay Kamdar. / Thesis (M.S.C.S.)--Florida Atlantic University, 2009. / Includes bibliography. / Electronic reproduction. Boca Raton, Fla., 2009. Mode of access: World Wide Web.

Este trabalho apresenta o projeto e arquitetura de uma plataforma para execução de Agentes com funções implementadas em hardware, tomando vantagem do uso de hardware reconfigurável. Os Agentes em hardware são implementados utilizando dispositivos FPGA (Field-programmable Gate Array). O trabalho estende trabalhos anteriores semelhantes na área, com o diferencial de adicionar suporte às funcionalidades de reconfiguração parcial do hardware, suportar aplicações que demandam alto desempenho em hardware – como processamento de sinais e imagens – e redução de recursos de hardware necessários para execução da interface em software. A plataforma proposta utiliza o framework JADE (Java Agent Development Framework), que é um dos frameworks mais populares no estado da arte de desenvolvimento de Agentes e compatível com outros frameworks de Agentes através da conformidade aos padrões FIPA (Foundation for Intelligent Physical Agents). Com o uso do JADE, a plataforma possibilita a comunicação entre Agentes com funções implementadas em hardware e Agentes puramente implementados em software dentro de um mesmo SMA (Sistema Multi-Agente). Uma funcionalidade notável do JADE é a possibilidade de migração de Agentes entre plataformas de um mesmo SMA. Através do uso da reconfiguração parcial de hardware em conjunto com o JADE, a plataforma permite a migração de Agentes de software para hardware e vice-versa, além de suportar reconfiguração de múltiplos Agentes em hardware com um único FPGA. A plataforma faz uso de um único chip através do uso de um processador soft core implementado na lógica programável. O uso deste processador é um diferencial neste trabalho, e mostra que é possível utilizar o JADE em sistemas embarcados com recursos de processamento limitados. Ou seja, em um Agente cuja principal função é implementada em hardware, basta um processador bastante simples para atuar como uma interface entre o hardware e o framework de Agentes. O uso do processador dentro do FPGA tem também o benefício de oferecer formas de acesso mais integrado ao hardware, permitindo maior desempenho na transmissão de dados ao hardware. A plataforma foi validada através de estudos de caso de Agentes com implementações em hardware e em software, incluindo um estudo de caso aplicado de processamento de imagem embarcado utilizando VANTs (Veículos Aéreos Não-Tripulados). O estudo também apresenta comparações de desempenho entre a execução dos Agentes em hardware e em outras plataformas embarcadas de prateleira. Os experimentos realizados mostram um ganho significativo de desempenho nas implementações em FPGA, especialmente considerando processamento de imagens de alta resolução, mesmo considerando que o FPGA executa em frequências consideravelmente reduzidas em comparação às outras plataformas testadas. / This work described the design and architecture of a platform for execution of Agents whose functions are implemented in hardware, by leveraging the use of reconfigurable hardware. The hardware Agents are implemented using FPGA (Field-programmable Gate Array) devices. This work extends previous similar work in this field, while adding the features of hardware partial reconfiguration, supporting applications which require high performance in hardware – such as image or signal processing – and reducing the hardware resource for the software interface execution. The proposed platform makes use of the JADE (Java Agent Development Framework) framework, which is one of the most popular frameworks in state-of-the-art Agent development, and is also compatible with other Agent development frameworks due to compliance with FIPA (Foundation for Intelligent Physical Agents) standards. With the use of JADE, the platform enables communication among Agents which are implemented in hardware and Agents purely implemented in software, inside the same MAS (Multi-Agent System). One notable feature of JADE is the possibility of migrating Agents among platforms inside a single MAS. Through the use of hardware partial reconfiguration along with JADE, the platform enables the migration of Agents from software to hardware and viceversa, in addition to supporting múltiple hardware Agents in a single FPGA. The platform makes use of a single chip, by using a MicroBlaze soft core processor implemented in programmable logic. The use of this processor is a distinction on this work, and it shows that it is possible to use JADE on embedded systems with limited processing power. That is, in an Agent whose main function is implemented in hardware, a very simple processor to act as an interface between hardware and the Agent framework is enough. The use of the soft core processor inside the FPGA also has the benefit of offering more integrated ways of accessing hardware, enabling higher performance for transferring data to hardware. The platform was validated through case studies of hardware and software Agent implementation, including a case study applied to image processing using UAVs (Unmanned Aerial Vehicles). The study also shows performance comparisons between the Agent execution in hardware and in other off-the-shelf embedded platforms. The performed experiments report a significative performance increase in the FPGA implementations, particularly in high resolution image processing, even considering that the FPGA runs in considerably lower clock frequency than the other tested platforms.

During the last decades, improved sensor and hardware technologies as well as new methods and algorithms have made self-driving vehicles a realistic possibility in the near future. Thanks to this technology enhancement, many leading automotive and technology companies have turned their attention towards developing advanced driver assistance systems (ADAS) and self-driving vehicles. Autonomous vehicles are expected to have their first big impact in closed areas, such as mines, harbors and loading/offloading sites. In such areas, the legal requirements are less restrictive and the surrounding environment is more controlled and predictable compared to urban areas. Expected positive outcomes include increased productivity and safety, reduced emissions and the possibility to relieve the human from performing complex or dangerous tasks. Within these sites, different truck and trailer systems are used to transport materials. These systems are composed of several interconnected modules, and are thus large and highly unstable while reversing. This thesis addresses the problem of designing efficient motion planning and feedback control frameworks for such systems. First, a cascade controller for a reversing truck with a dolly-steered trailer is presented. The unstable modes of the system is stabilized around circular equilibrium configurations using a gain-scheduled linear quadratic (LQ) controller together with a higher-level pure pursuit controller to enable path following of piecewise linear reference paths. The cascade controller is then used within a rapidly-exploring random tree (RRT) framework and the complete motion planning and control framework is demonstrated on a small-scale test vehicle. Second, a path following controller for a reversing truck with a dolly-steered trailer is proposed for the case when the obtained motion plan is kinematically feasible. The control errors of the system are modeled in terms of their deviation from the nominal path and a stabilizing LQ controller with feedforward action is designed based on the linearization of the control error model. Stability of the closed-loop system is proven by combining global optimization, theory from linear differential inclusions and linear matrix inequality techniques. Third, a systematic framework is presented for analyzing stability of the closed-loop system consisting of a controlled vehicle and a feedback controller, executing a motion plan computed by a lattice planner. When this motion planner is considered, it is shown that the closed-loop system can be modeled as a nonlinear hybrid system. Based on this, a novel method is presented for analyzing the behavior of the tracking error, how to design the feedback controller and how to potentially impose constraints on the motion planner in order to guarantee that the tracking error is bounded and decays towards zero. Fourth, a complete motion planning and control solution for a truck with a dolly-steered trailer is presented. A lattice-based motion planner is proposed, where a novel parametrization of the vehicle’s state-space is proposed to improve online planning time. A time-symmetry result is established that enhance the numerical stability of the numerical optimal control solver used for generating the motion primitives. Moreover, a nonlinear observer for state estimation is developed which only utilizes information from sensors that are mounted on the truck, making the system independent of additional trailer sensors. The proposed framework is implemented on a full-scale truck with a dolly-steered trailer and results from a series of field experiments are presented.

Arbete på kandidatnivå som behandlar 3D skanning vid olika vinklar och de resultat de ger vid olika avstånd.

The integration between the computing world and the physical world in a single system is called Cyber-Physical Systems (CPS). CPS systems aim to improve understanding and influence in physical phenomena and environmental behaviors by computing means. The interaction of the computing world with the physical world, through the use of sensors, actuators and network communication often leads to the accomplishment of highly complex and multidisciplinary projects. Project management is a practice that enhances the success probability of a project, monitoring and controlling relevant aspects to the project execution. Project Management Body of Knowledge (PMBOK) is a set of best practices regarding project management which addresses ten knowledge areas aiming to support project managers from any application domain. Although PMBOK proposes a generic approach, some specialized practices for a particular application domain may benefit highly challenging projects. In this context, this research work aims to propose a set of best practices specific for CPS systems development projects. The proposed approach is called CPS-PMBOK (junction of terms cyber-physical systems and project management body of knowledge) and is based on PMBOK\'s three knowledge areas: scope, human resource and stakeholder. CPS-PMBOK includes: \\textit a CPS characterization model which supports the understanding of the system to be developed; and \\textit specializations of these three PMBOK\'s knowledge areas, which provide a whole new process for the project scope management as well as specific improvements of well-known techniques for both the human resource management and the stakeholders management. The goal of CPS-PMBOK is to enhance project effectiveness and CPS quality, embracing both project manager and developers. To evaluate CPS-PMBOK effectiveness and adherence, the practices were presented for project managers and developers in a R\\&D company. The practices: pre-elaborated list of requirements, specialized team division and technical trust showed as more relevant for each respective knowledge area, according to managers. For developers, the review requirements process, cross training and technical trust seems to contribute more for its respective knowledge areas / A integração entre o mundo computacional e o mundo físico em um único sistema é chamada de Sistemas Ciberfísicos (CPS - do inglês \"Cyber-Physical Systems\'\'). Sistemas CPS visam melhorar o entendimento e a influência nos fenômenos físicos por meios computacionais. A interação do mundo computacional com o mundo físico, por meio de sensores, atuadores e redes de comunicação, frequentemente leva à realização de projetos de alta complexidade e multidisciplinares. Gestão de projetos é uma prática que aumenta as chances de sucesso de um projeto, monitorando e controlando aspectos relevantes da realização do projeto. PMBOK (Project Management Body of Knowledge) é uma combinação de boas práticas relacionadas à gestão de projetos que trata dez áreas de conhecimento visando auxiliar gerentes de projeto de qualquer área de aplicação. Embora PMBOK proponha uma abordagem genérica, algumas práticas especializadas para determinadas áreas de aplicação particulares podem beneficiar projetos altamente desafiadores. Neste contexto, este projeto de pesquisa visa propor um conjunto de boas práticas para projetos de desenvolvimento de sistemas CPS. Essa abordagem é chamada de CPS-PMBOK (junção dos termos em inglês: cyber-physical systems e project management body of knowledge) e é baseada em três áreas de conhecimento do PMBOK: escopo, recursos humanos e partes interessadas. CPS-PMBOK inclui: (i) um modelo de caracterização de sistemas CPS que auxilia o entendimento do sistema a ser desenvolvido e (ii) especializações dessas três áreas de conhecimento do PMBOK, que fornecem um inteiramente novo processo para a gestão de escopo do projeto assim como melhorias específicas de técnicas conhecidas do PMBOK para os processos de gestão de recursos humanos e de gestão de partes interessadas. O objetivo da CPS-PMBOK é melhorar a eficácia do projeto e a qualidade do sistema CPS desenvolvido, abrangendo tanto o gerente de projeto quanto os desenvolvedores. Para avaliar a efetividade e aderência da CPS-PMBOK, as práticas foram apresentadas para gerentes de projeto e desenvolvedores em uma empresa de P&D. As práticas: listas pré-elaboradas de requisitos, divisão de equipes especializadas e confiança técnica mostraram-se mais relevantes para cada respectiva área do conhecimento, segundo os gerentes. Para os desenvolvedores, o processo de revisar requisitos, treinamento cruzado e confiança técnica pareceram contribuir mais para suas respectivas áreas do conhecimento

A demanda por novas tecnologias, melhoria de segurança e conforto para veículos urbanos cresceu consideravelmente nos últimos anos, motivando a indústria na criação de sistemas destinados ao apoio de motoristas (ADAS - Advanced Driver Assistance Systems). Este fato contribuiu para o desenvolvimento de diversos sistemas embarcados na área automobilística destacando-se, à prevenção de colisão a pedestres por veículos. Através do avanço em diversas pesquisas, começaram a circular pelas ruas veículos com sistemas anticolisão e com navegação autônoma. Contudo, para alcançar objetivos cada vez mais desafiadores, os projetistas precisam de ferramentas que permitam unir tecnologias e conhecimentos de áreas distintas de forma eficiente. Nesse contexto, há uma demanda para a construção de sistemas que aumentem o nível de abstração da modelagem de projetos para o processamento de imagens em sistemas embarcados e assim, possibilitando uma melhor exploração do espaço de projetos. A fim de contribuir para minimizar este problema, este trabalho de pesquisa demonstra o desenvolvimento de um framework para coprojeto de hardware e software específico para a construção de sistemas ADAS que utilizam visão computacional. O Framework visa facilitar o desenvolvimento dessas aplicações permitindo a exploração o espaço de projeto (DSE - Design Space Exploration), e assim contribuindo para um ganho de desempenho no desenvolvimento de sistemas embarcados quando comparados à construção totalmente de um modo manual. Uma das características deste projeto é a possibilidade da simulação da aplicação antes da síntese em um sistema reconfigurável. Os principais desafios deste sistema foram relacionados à construção do sistema de intercomunicação entre os diversos blocos de Propriedade Intelectual (IP) e os componentes de software, abstraindo do usuário final inúmeros detalhes de hardware, tais como gerenciamento de memória, interrupções, cache, tipos de dados (ponto flutuante, ponto fixo, inteiros) e etc, possibilitando um sistema mais amigável ao projetista. / The demand for new technologies, enhanced security and comfort for urban cars has grown considerably in recent years prompting the industry to create systems designed to support drivers (ADAS - Advanced Driver Assistance Systems). This fact contributed to the development of many embedded systems in the automotive area among them, the pedestrians collision avoidance. Through the advancement in various research, began circulating through the streets vehicles with anti-collision systems and autonomous navigation. However, to achieve ever more challenging goals, designers need tools to unite technology and expertise from different areas efficiently. In this context, there is a demand for building systems that increase the level of abstraction of models of image processing for use in embedded systems enabling better design space exploration. To help minimize this problem, this research demonstrates a develop a specific framework for hardware/software codesign to build ADAS systems using computer vision. The framework aims to facilitate the development of applications, allowing better explore the design space, and thus contribute to a performance gain in the development of embedded systems in relation to building entirely in hardware. One of the requirements of the project is the possibility of the simulation of an application before synthesis on a reconfigurable system. The main challenges of this system were related to the construction of the intercommunication system between the various Intellectual Property (IP) blocks and the software components, abstracting from the end user numerous hardware details, such as memory management, interruptions, cache, types (Floating point, fixed point, integers) and so on, enabling a more user-friendly system for the designer.