Thesis (M.S.)--Ohio University, June, 1994. / Title from PDF t.p.

Thesis (M.S.)--Oregon State University, 2005. / Printout. Includes bibliographical references (leaves 38-40). Also available on the World Wide Web.

Thesis (M.S.)--Rochester Institute of Technology, 2005. / Typescript. Includes bibliographical references (leaves 78-80).

Thesis (M.S.C.I.T.)--Regis University, Denver, Colo., 2006. / Title from PDF title page (viewed on Aug. 30, 2006). Includes bibliographical references.

Fundação de Amparo à Pesquisa do Estado do Rio de Janeiro / A demanda crescente por poder computacional estimulou a pesquisa e desenvolvimento de processadores digitais cada vez mais densos em termos de transistores e com clock mais rápido, porém não podendo desconsiderar aspectos limitantes como consumo, dissipação de calor, complexidade fabril e valor comercial. Em outra linha de tratamento da informação, está a computação quântica, que tem como repositório elementar de armazenamento a versão quântica do bit, o q-bit ou quantum bit, guardando a superposição de dois estados, diferentemente do bit clássico, o qual registra apenas um dos estados. Simuladores quânticos, executáveis em computadores convencionais, possibilitam a execução de algoritmos quânticos mas, devido ao fato de serem produtos de software, estão sujeitos à redução de desempenho em razão do modelo computacional e limitações de memória. Esta Dissertação trata de uma versão implementável em hardware de um coprocessador para simulação de operações quânticas, utilizando uma arquitetura dedicada à aplicação, com possibilidade de explorar o paralelismo por replicação de componentes e pipeline. A arquitetura inclui uma memória de estado quântico, na qual são armazenados os estados individuais e grupais dos q-bits; uma memória de rascunho, onde serão armazenados os operadores quânticos para dois ou mais q-bits construídos em tempo de execução; uma unidade de cálculo, responsável pela execução de produtos de números complexos, base dos produtos tensoriais e matriciais necessários à execução das operações quânticas; uma unidade de medição, necessária à determinação do estado quântico da máquina; e, uma unidade de controle, que permite controlar a operação correta dos componente da via de dados, utilizando um microprograma e alguns outros componentes auxiliares. / The growing demand for computational power has pushed the research and development of digital processors that are even more dense in terms of transistor number and faster clock rate, without ignoring concerning constraints such as energy consumption, heat dissipation, manufacturing complexity and final market costs. Another approach to deal with digital information is quantum computation, that relies on a basic storage entity that keeps a superposition of the two possible states, in contrast with of a bit of a conventional computer, that stores only one of these two states. Simulators for quantum computation can run quantum algorithms on conventional computers. However, since these are developed using a software implementation, performance limitation occur due to the classical computational model used. This dissertation presents an implementable hardware architecture of a specialized coprocessor that simulates quantum operations, employing an application-specific design that allows parallel processing based on component replication and pipelining. The proposed architecture includes a quantum state memory, where individual and joined states of q-bits are stored; a scratch memory, dedicated to storing quantum operators that are built at runtime; the arithmetic unit, that performs complex numbers multiplications, to allow the full computation of tensorial and scalar products of matrices, required to implement quantum operators; the measurement unit, that is required to perform quantum state observation; and the control unit, that controls proper operation of the datapath components using a microprogram and some other auxiliary components.

Fundação de Amparo à Pesquisa do Estado do Rio de Janeiro / A demanda crescente por poder computacional estimulou a pesquisa e desenvolvimento de processadores digitais cada vez mais densos em termos de transistores e com clock mais rápido, porém não podendo desconsiderar aspectos limitantes como consumo, dissipação de calor, complexidade fabril e valor comercial. Em outra linha de tratamento da informação, está a computação quântica, que tem como repositório elementar de armazenamento a versão quântica do bit, o q-bit ou quantum bit, guardando a superposição de dois estados, diferentemente do bit clássico, o qual registra apenas um dos estados. Simuladores quânticos, executáveis em computadores convencionais, possibilitam a execução de algoritmos quânticos mas, devido ao fato de serem produtos de software, estão sujeitos à redução de desempenho em razão do modelo computacional e limitações de memória. Esta Dissertação trata de uma versão implementável em hardware de um coprocessador para simulação de operações quânticas, utilizando uma arquitetura dedicada à aplicação, com possibilidade de explorar o paralelismo por replicação de componentes e pipeline. A arquitetura inclui uma memória de estado quântico, na qual são armazenados os estados individuais e grupais dos q-bits; uma memória de rascunho, onde serão armazenados os operadores quânticos para dois ou mais q-bits construídos em tempo de execução; uma unidade de cálculo, responsável pela execução de produtos de números complexos, base dos produtos tensoriais e matriciais necessários à execução das operações quânticas; uma unidade de medição, necessária à determinação do estado quântico da máquina; e, uma unidade de controle, que permite controlar a operação correta dos componente da via de dados, utilizando um microprograma e alguns outros componentes auxiliares. / The growing demand for computational power has pushed the research and development of digital processors that are even more dense in terms of transistor number and faster clock rate, without ignoring concerning constraints such as energy consumption, heat dissipation, manufacturing complexity and final market costs. Another approach to deal with digital information is quantum computation, that relies on a basic storage entity that keeps a superposition of the two possible states, in contrast with of a bit of a conventional computer, that stores only one of these two states. Simulators for quantum computation can run quantum algorithms on conventional computers. However, since these are developed using a software implementation, performance limitation occur due to the classical computational model used. This dissertation presents an implementable hardware architecture of a specialized coprocessor that simulates quantum operations, employing an application-specific design that allows parallel processing based on component replication and pipelining. The proposed architecture includes a quantum state memory, where individual and joined states of q-bits are stored; a scratch memory, dedicated to storing quantum operators that are built at runtime; the arithmetic unit, that performs complex numbers multiplications, to allow the full computation of tensorial and scalar products of matrices, required to implement quantum operators; the measurement unit, that is required to perform quantum state observation; and the control unit, that controls proper operation of the datapath components using a microprogram and some other auxiliary components.

No description available.

Uppdragsgivaren Saab Electronic Defence Systems i Jönköping erbjuder ett flertal produkter främst inom avioniksystem. För att kunna utvärdera och kontrollera produktens design i ett tidigt skede så kan en simulering av systemets beteende och att felsöka så tidigt som möjligt vara ett möjligt alternativ. En systemsimulering kan innebära att mjukvaruutveckling och felsökning kan påbörjas långt innan hårdvaruprototypen är tillgänglig, med samma storlek och komplexitet som systemet. Andra fördelar med simulering är att det går enklare att fastställa orsaken till systemkrasch, hitta de längsta exekveringstiderna och göra felinjiceringar. Syftet med detta examensarbete är att testa och utvärdera hur simulatorer och emulatorer är som utvecklings- och testverktyg. Rapporten innehåller en marknadsundersökning där tio stycken emulatorer och simulatorer hittades. Av dessa valdes två stycken ut, Wind River Simics och Imperas OVPSim. Tester utfördes för användarvänlighet, debugging, samt jämförande tester mellan riktig hårdvara och simulerad miljö. Resultatet visar att simulatorer kan hjälpa till vid produktutveckling, men att de ännu inte är så optimala för att utvärdera hårdvara i. Detta för att avvikelser kan förekomma i exekveringstider mellan riktig och simulerad hårdvaruarkitektur. / This thesis has been carried out in cooperation with Saab Electronic Defence Systems in Jönköping which has a wide range of products, mainly for Avionic applications. In order to evaluate and verify their design it is often required to simulate behaviour and debug as early as possible. System simulation can enable software development and debug to commence long before a hardware prototype is available and also scale with the size and complexity of the system. Another benefit of simulation is to more easily determine root causes to system crashes, establish worst case execution time cases and making fault injection. Therefore this thesis will focus on evaluating simulators and emulators, as development- and testing tools. This report contains a marketing research, where ten emulators and simulators were found. Of these, two simulators were chosen for further investigation; WindRiver Simics and Imperas OVPSim. The evaluations considered both usability and debugging features as well as comparative tests between real hardware and the simulated environment. The results show that simulators can help in product development, but they are not yet optimal for evaluating hardware. This is because deviations may occur in execution times between real and simulated hardware architectures.

Thesis (M.S.)--State University of New York at Binghamton, Department of Computer Science, Thomas J. Watson School of Engineering and Applied Science, 2007. / Includes bibliographical references.

Emulation is defined as an intermediate stage of simulation where the model represents the "as specified" mechanical plant and equipment, but not the control logic required to drive it. This thesis investigates the utility of providing a computer representation of the functional elements to be controlled by system control programs. These representations or "emulators" mimic the behavior of the system, or factory being controlled. The advantages of such a scheme are that developers of control software, are able to test out new control methodologies without actually connecting to the hardware system under control. This thesis investigates system control for automated manufacturing systems and identifies how emulation can be used as a valid tool in reducing the implementation time of such systems. The functions and characteristics of system control are identified as well as the problems associated with their implementation. The problems are then categorized to identify where emulation is a valid tool for problem resolution. This thesis is concluded by a description of a software demonstration which validated the concept of using emulation to solve system control problems. / Master of Science