The main topic of this thesis is based on multiple-input multiple-output (MIMO) wireless communications, which is a novel technology that has attracted great interest in the last twenty years. Conventional MIMO systems using up to eight antennas play a vital role in the urban cellular network, where the deployment of multiple antennas have significantly enhanced the throughput without taking extra spectrum or power resources. The massive MIMO systems “scales” up the benefits that offered by the conventional MIMO systems. Using sixty four or more antennas at the BS not only improves the spectrum efficiency significantly, but also provides additional link robustness. It is considered as a key technology in the fifth generation of mobile communication technology standards network, and the design of new algorithms for these two systems is the basis of the research in this thesis. Firstly, at the receiver side of the conventional MIMO systems, a general framework of bit error rate (BER) approximation for the detection algorithms is proposed, which aims to support an adaptive modulation scheme. The main idea is to utilize a simplified BER approximation scheme, which is based on the union bound of the maximum-likelihood detector (MLD), whereby the bit error rate (BER) performance of the detector for the varying channel qualities can be efficiently predicted. The K-best detector is utilized in the thesis because its quasi- MLD performance and the parallel computational structure. The simulation results have clearly shown the adaptive K-best algorithm, by applying the simplified approximation method, has much reduced computational complexity while still maintaining a promising BER performance. Secondly, in terms of the uplink channel estimation for the massive MIMO systems with the time-division-duplex operation, the performance of the Grassmannian line packing (GLP) based uplink pilot codebook design is investigated. It aims to eliminate the pilot contamination effect in order to increase the downlink achievable rate. In the case of a limited channel coherence interval, the uplink codebook design can be treated as a line packing problem in a Grassmannian manifold. The closed-form analytical expressions of downlink achievable rate for both the single-cell and multi-cell systems are proposed, which are intended for performance analysis and optimization. The numerical results validate the proposed analytical expressions and the rate gains by using the GLP-based uplink codebook design. Finally, the study is extended to the energy efficiency (EE) of the massive MIMO system, as the reduction carbon emissions from the information and communication technology is a long-term target for the researchers. An effective framework of maximizing the EE for the massive MIMO systems is proposed in this thesis. The optimization starts from the maximization of the minimum user rate, which is aiming to increase the quality-of-service and provide a feasible constraint for the EE maximization problem. Secondly, the EE problem is a non-concave problem and can not be solved directly, so the combination of fractional programming and the successive concave approximation based algorithm are proposed to find a good suboptimal solution. It has been shown that the proposed optimization algorithm provides a significant EE improvement compared to a baseline case.

[pt] Os sistemas de comunicações ópticas no espaço livre (Free Space Optics - FSO) tem sido desenvolvidos nos últimos anos no Brasil, contudo ha poucas referencias de estudos realizadas em território nacional. Neste tipo de sistema, um feixe de laser pode carregar informação de um ponto para outro através de uma distância curta (3-4 km), evitando-se o uso das fibras ópticas. Por tanto, FSO tornou-se uma alternativa rápida e muito econômica, principalmente nas áreas urbanas. Este trabalho apresenta um procedimento para a análise, modelamento, e um teste experimental do Free-Space Optics (FSO) é apresentado; sendo realizado dentro do perímetro urbano da cidade do Rio de Janeiro, em 2002. Inicialmente, as características do transmissor e do receptor foram consideradas. Adicionam-se três parâmetros: a perda atmosférica, a perda geométrica e a cintilação. Subseqüentemente, todas as perdas, incluindo outros parâmetros que tratam das perdas adicionais foram expressas em dB e inseridas em uma equação de balanço de potência. A disponibilidade do sistema de FSO é exibida, usando os dados de visibilidade de dois aeroportos, e conduzindo a uma predição sistemática da disponibilidade. Uma atenção especial é focalizada no parâmetro da taxa de erro de bits (BER), que está relacionada com a Recomendação ITU- T G.826. Dentro esta última recomendação, é possível realizar uma análise do FSO com relação à variação climática. A experiência abrangeu períodos curtos em que o Rio de Janeiro apresentou uma névoa forte da manhã. Mostra-se, finalmente, que FSO é uma tecnologia competitiva e confiável na transmissão, desde que seja usada de forma correta e apropriada. / [en] Very few works had been developed in Brazil, dealing with Free-Space Optics (FSO). In this arrangement, a laser beam carries information for a short range (up to 3-4 km), avoiding the use of optical fiber. FSO is a rapidly-improved solution and very economical, specifically in urban areas. In this work a FSO system operating in Rio is described. This work presents a procedure for the analysis, modeling, and a practical trial of a Free-Space Optics (FSO) system is presented. The procedure has been conducted in the urban area of Rio de Janeiro, in 2002. Firstly, the transmitter and receiver characteristics are considered. Next, three additional parameters are introduced: atmospheric loss, geometric loss and scintillation. In this last parameter, a few ways how scintillation might be expressed in dB and translated into a power balance equation, it presents. Other fixed parameters, dealing with additional losses, are subsequently inserted. The FSO system availability is exhibited, using airports visibility data, leading to a prediction of the systemic availability. Attention is then focused on the Bit Error Rate, BER, which relates with the Recommendation ITU- T G.826. Within this last Recommendation, it shows how to perform a FSO analysis with respect to the climatic variation. The experiment has encompassed some short periods in which this city presents a strong morning fog. It is finally shown that FSO is a competitive and reliable transmission technology, provided proper and correct use.

A diminuição no tamanho dos dispositivos nas tecnologias do futuro traz consigo um grande aumento na taxa de erros dos circuitos, na lógica combinacional e seqüencial. Apesar de algumas potenciais soluções começarem a ser investigadas pela comunidade, a busca por circuitos tolerantes a erros induzidos por radiação, sem penalidades no desempenho, área ou potência, ainda é um assunto de pesquisa em aberto. Este trabalho propõe duas soluções para lidar com este comportamento imprevisível das tecnologias futuras: a primeira solução, chamada MemProc, é uma arquitetura baseada em memória que propõe reduzir a taxa de falhas de aplicações embarcadas micro-controladas. Esta solução baseia-se no uso de memórias magnéticas, que são tolerantes a falhas induzidas por radiação, e área de circuito combinacional reduzida para melhorar a confiabilidade ao processar quaisquer aplicações. A segunda solução proposta aqui é uma implementação de um IP de infra-estrutura para o processador MIPS indicada para sistemas em chip confiáveis, devido a sua adaptação rápida e por permitir diferentes níveis de robustez para a aplicação. A segunda solução é também indicada para sistemas em que nem o hardware nem o software podem ser modificados. Os resultados dos experimentos mostram que ambas as soluções melhoram a confiabilidade do sistema que fazem parte com custos aceitáveis e até, no caso da MemProc, melhora o desempenho da aplicação. / Device scaling in new and future technologies brings along severe increase in the soft error rate of circuits, for combinational and sequential logic. Although potential solutions are being investigated by the community, the search for circuits tolerant to radiation induced errors, without performance, area, or power penalties, is still an open research issue. This work proposes two solutions to cope with this unpredictable behavior of future technologies: the first solution, called MemProc, is a memory based architecture proposed to reduce the fault rate of embedded microcontrolled applications. This solution relies in the use magnetic memories, which are tolerant to radiation induced failures, and reduced combinational circuit area to improve the reliability when processing any application. The second solution proposed here is an infrastructure IP implementation for the MIPS architecture indicated for reliable systems-on-chip due to its fast adaptation and different levels of application hardening that are allowed. The second solution is also indicated for systems where neither the hardware nor the software can be modified. The experimental results show that both solutions improve the reliability of the system they take part with affordable overheads and even, as in the case of the MemProc solution, improving the performance results.

The thesis is focused on studies of dysorthographia, one of the specific learning difficulties. The theoretical part deals with specific learning difficulties in general, characterizes the concrete term of dysorthographia in view of its types, causes and symptoms, mentions some diagnostic methods in use and some corrective techniques. This part also indicates the impact of the introduced difficulties on various schoolwork areas as well as on the everyday life. The research part follows some types of errors together with error rate in writing at children with dysorthographia and at children without this diagnosis.

A diminuição no tamanho dos transistores vem aumentando cada vez mais o número de funções que os dispositivos eletrônicos podem realizar. Apesar da diminuição do tamanho mínimo dos transistores, a velocidade máxima dos circuitos não consegue seguir a mesma taxa de aumento. Um dos grandes culpados apontados pelos pesquisadores são as interconexões entre os transistores e também entre os componentes. O aumento no número de interconexões dos circuitos traz consigo um significativo aumento do cosumo de energia, aumento do atraso de propagação dos sinais, além de um aumento da complexidade e custo do projeto dos circuitos integrados. Como uma possível solução a este problema é proposta a utilização de lógica multivalorada, mais especificamente, a lógica quaternária. Os dispositivos FPGAs são caracterizados principalmente pela grande flexibilidade que oferecem aos projetistas de sistemas digitais. Entretanto, com o avanço nas tecnologias de fabricação de circuitos integrados e diminuição das dimensões de fabricação, os problemas relacionados ao grande número de interconexões são uma preocupação para as próximas tecnologias de FPGAs. As tecnologias menores que 90nm possuem um grande aumento na taxa de erros dos circuitos, na lógica combinacional e sequencial. Apesar de algumas potenciais soluções começara a ser investigadas pela comunidade, a busca por circuitos tolerantes a erros induzidos por radiação, sem penalidades no desempenho, área ou potência, ainda é um assunto de pesquisa em aberto. Este trabalho propõe o uso de circuitos quaternários com modificações para tolerar falhas provenientes de eventos transientes. Como principal contribuição deste trabalho destaca-se o desenvolvimento de uma CLB (do inglês Configurable Logic Block) quaternária capaz de suportar eventos transientes e, na possibilidade de um erro, evitá-lo ou corrigi-lo. / The decrease in transistor size is increasing the number of functions that can be performed by the electronic devices. Despite this reduction in the transistors minimum size, the circuit’s speed does not follow the same rate. One of the major reasons pointed out by researchers are the interconnections between the transistors and between the components. The increase in the number of circuit interconnections brings a significant increase in energy consumption, propagation delay of signals, and an increase in the complexity and cost of new technologies IC designs. As a possible solution to this problem the use of multivalued logic is being proposed, more specifically, the quaternary logic. FPGA devices are characterized mainly by offering greater flexibility to designers of digital systems. However, with the advance in IC manufacturing technologies and the reduced size of the minimum fabricated dimensions, the problems related to the large number of interconnections are a concern for future technologies of FPGAs. The sub 90nm technologies have a large increase in the error rate of its functions for the combinational and sequential logic. Although potential solutions are being investigated by the community, the search for circuits tolerant to radiation induced errors, without performance, area, or power penalties, is still an open research issue. This work proposes the use of quaternary circuits with modifications to tolerate faults from transient events. The main contribution of this work is the development of a quaternary CLB (Configurable Logic Block) able to withstand transient events and the occurrence of soft errors.

Esta dissertação propõe a utilização da técnica de filtragem adaptativa de pulsos transientes de modo a proteger os circuitos integrados sob efeito da radiação ionizante. Para garantir o uso desta técnica é necessária a utilização de um flip-flop tolerante à radiação que possua a capacidade de ter um ajuste de atraso configurável. O objetivo do uso do flip-flop programável é ter a opção de selecionar o atraso mais apropriado para filtragem temporal de pulsos de SET para cada circuito. Sendo assim, cada flip-flop pode filtrar SETs pelo uso de diferentes atrasos, baseado no atraso de propagação de cada caminho lógico. A variação nos atrasos de propagação entre múltiplos caminhos combinacionais pode ser usada para aumentar ou reduzir o atraso da filtragem de SET. Esta abordagem foi validada com o estudo de caso através de simulação elétrica e pela injeção de milhares de pulsos de SET com diferentes larguras em um circuito com filtragem adaptativa de pulsos tolerantes, os quais foram injetados de forma randômica no circuito. Os resultados mostraram o uso eficiente desta técnica de filtragem de SET em circuitos integrados. De modo a maximizar os resultados, um novo elemento de atraso programável foi desenvolvido e inserido no flip-flop. Para validação deste novo elemento, um segundo estudo de caso, utilizando o conjunto de circuitos dos benchmarks do ISCAS'85 foi também avaliado com a injeção de falhas. Os resultados mostraram que o uso do método proposto, reduz o número de erros sem perda de desempenho e com baixo incremento de área. / This dissertation proposes the use of an adaptive filtering technique of transient pulses in order to protect the integrated circuit under the effect of radiation. To ensure this technique it is necessary to use a tolerant radiation flip-flop having the ability to have a configurable delay adjustment. The purpose of the use a programmable radiation hardened flip-flop is having option of to select the most appropriate delay in the SET temporal filtering for each flip-flop in a circuit. Thus, each flip-flop can filter SETs by using different delays based on the propagation-delay of its logical path. The propagation-delay variances among multiple paths can be used to increase or reduce the delay of the SET filtering. This approach was validated in a case-study by electrical simulation with injection of thousands of SET pulses of different widths, which were randomly injected in a circuit with adaptive filtering technique and the results showed efficient use of this SET filtering technique in integrated circuits. In order to maximize the results of this technique a new programmable delay element was developed and inserted into the flip-flop. This approach of the new element was validated in a second case-study, using a set of benchmark circuits from ISCAS’85 was also evaluated by injecting faults. Results showed that using the proposed method, the number of errors can be reduced without decreasing the performance and with low area overhead.

A diminuição no tamanho dos dispositivos nas tecnologias do futuro traz consigo um grande aumento na taxa de erros dos circuitos, na lógica combinacional e seqüencial. Apesar de algumas potenciais soluções começarem a ser investigadas pela comunidade, a busca por circuitos tolerantes a erros induzidos por radiação, sem penalidades no desempenho, área ou potência, ainda é um assunto de pesquisa em aberto. Este trabalho propõe duas soluções para lidar com este comportamento imprevisível das tecnologias futuras: a primeira solução, chamada MemProc, é uma arquitetura baseada em memória que propõe reduzir a taxa de falhas de aplicações embarcadas micro-controladas. Esta solução baseia-se no uso de memórias magnéticas, que são tolerantes a falhas induzidas por radiação, e área de circuito combinacional reduzida para melhorar a confiabilidade ao processar quaisquer aplicações. A segunda solução proposta aqui é uma implementação de um IP de infra-estrutura para o processador MIPS indicada para sistemas em chip confiáveis, devido a sua adaptação rápida e por permitir diferentes níveis de robustez para a aplicação. A segunda solução é também indicada para sistemas em que nem o hardware nem o software podem ser modificados. Os resultados dos experimentos mostram que ambas as soluções melhoram a confiabilidade do sistema que fazem parte com custos aceitáveis e até, no caso da MemProc, melhora o desempenho da aplicação. / Device scaling in new and future technologies brings along severe increase in the soft error rate of circuits, for combinational and sequential logic. Although potential solutions are being investigated by the community, the search for circuits tolerant to radiation induced errors, without performance, area, or power penalties, is still an open research issue. This work proposes two solutions to cope with this unpredictable behavior of future technologies: the first solution, called MemProc, is a memory based architecture proposed to reduce the fault rate of embedded microcontrolled applications. This solution relies in the use magnetic memories, which are tolerant to radiation induced failures, and reduced combinational circuit area to improve the reliability when processing any application. The second solution proposed here is an infrastructure IP implementation for the MIPS architecture indicated for reliable systems-on-chip due to its fast adaptation and different levels of application hardening that are allowed. The second solution is also indicated for systems where neither the hardware nor the software can be modified. The experimental results show that both solutions improve the reliability of the system they take part with affordable overheads and even, as in the case of the MemProc solution, improving the performance results.

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2015. / Submitted by Albânia Cézar de Melo (albania@bce.unb.br) on 2016-02-16T14:01:50Z No. of bitstreams: 1 2015_RubenOrtegaBlanco.pdf: 78834010 bytes, checksum: 3420abfa3f7efe2d616b97f09d14ff70 (MD5) / Approved for entry into archive by Raquel Viana(raquelviana@bce.unb.br) on 2016-02-19T21:04:29Z (GMT) No. of bitstreams: 1 2015_RubenOrtegaBlanco.pdf: 78834010 bytes, checksum: 3420abfa3f7efe2d616b97f09d14ff70 (MD5) / Made available in DSpace on 2016-02-19T21:04:29Z (GMT). No. of bitstreams: 1 2015_RubenOrtegaBlanco.pdf: 78834010 bytes, checksum: 3420abfa3f7efe2d616b97f09d14ff70 (MD5) / O objetivo do seguinte trabalho é determinar um modelo matemático que permita-nos obter a Relação Sinal Ruído mais Interferência (SNIR do Inglês Signal-to-Noise plus Interference Ratio), a Taxa de Erro de Bits (BER do Inglês Bit Error Rate) de um salto e a Taxa de Erro de Bits fim-a-fim numa rede acústica submarina. Com esse propósito foi desenvolvido um modelo matemático que permite o cálculo destes parâmetros considerando a interferência para o protocolo de acesso ao meio (MAC do Inglês Medium Access Control) ALOHA puro. Também foi necessário desenvolver antes diferentes parâmetros da rede, tais como, distância média do salto, distância média até o nó central, distância média entre os nós, número médio de saltos na rota e desvio médio. Com o uso deste modelo também é possível obter o valor da frequência ótima utilizando uma função de otimização. Comparações entre a Taxa de Erro de Bits de um salto e fim-a fim também forem feitas, para diferentes valores de máximo ângulo de desvio na topologia de rede usada. Estas comparações demonstran quando pode ser mais convenente o uso de um salto ou múltiple-salto. Simulações Monte-Carlo e modelo forem comparados com o propósito de validar os resultados obtidos. Estas comparações demostram a grande similitude entre nosso modelo e as simulações de Monte-Carlo. Além disso foi possível o estudo do comportamento da SNIR e do BER variando importante parâmetros da rede tais como frequência de transmissão, número de nós, raio da esfera e máximo ângulo de desvio. Os resultados obtidos provarem que a SNIR para um salto diminui com o aumento do número de nós e o raio da esfera, mas aumenta com o incremento da potência de transmissão. O comportamento de BER é contrário ao comportamento de SNIR. Também foi possível observar a existência da frequência ótima, onde os melhores valores de SNIR e o BER são obtidos. ______________________________________________________________________________________________ ABSTRACT / The objective of this work is to nd a mathematical model that allow us to obtain the Signal-to-Noise plus Interference Ratio (SNIR), the One-Hop Bit Error Rate (BER) and the End-to-End Bit Error Rate for an Underwater Acoustic Network (UAN). Considering this, it was developed a model that includes the interference as an important impairment and for ALOHA MAC (Medium Access Control) protocol. In addition, it was necessary to obtain before several parameters from the network, such as, average distance of the hop, average distance between nodes, average distance to the central node, average number of hops and average deviation. With this model, it is also possible to nd the optimal value of frequency using an optimization function. It was made comparisons between the One-Hop BER and the End-to-End BER for various values of maximal deviation angle. This comparison shows when it is more adequate to either use one-hop or multi-hop. Finally, we compared numerical and Monte-Carlo simulation results, giving a rst validation to our model. These comparisons show a big similitude between the developed model and the Monte-Carlo simulation. In addition, it was possible to analyse the behaviour of the SNIR and BER by varying important parameters of the network, such as, transmission frequency, number of nodes and sphere radius among others. From the obtained results it was prove that the SNIR decreases with an increase from the number of nodes and the sphere radius, but increases with the transmission power. The End-to-End BER has an contrary behavior with the SNIR.

abstract: Cognitive radio (CR) and device-to-device (D2D) systems are two promising dynamic spectrum access schemes in wireless communication systems to provide improved quality-of-service, and efficient spectrum utilization. This dissertation shows that both CR and D2D systems benefit from properly designed cooperation scheme. In underlay CR systems, where secondary users (SUs) transmit simultaneously with primary users (PUs), reliable communication is by all means guaranteed for PUs, which likely deteriorates SUs’ performance. To overcome this issue, cooperation exclusively among SUs is achieved through multi-user diversity (MUD), where each SU is subject to an instantaneous interference constraint at the primary receiver. Therefore, the active number of SUs satisfying this constraint is random. Under different user distributions with the same mean number of SUs, the stochastic ordering of SU performance metrics including bit error rate (BER), outage probability, and ergodic capacity are made possible even without observing closed form expressions. Furthermore, a cooperation is assumed between primary and secondary networks, where those SUs exceeding the interference constraint facilitate PU’s transmission by relaying its signal. A fundamental performance trade-off between primary and secondary networks is observed, and it is illustrated that the proposed scheme outperforms non-cooperative underlay CR systems in the sense of system overall BER and sum achievable rate. Similar to conventional cellular networks, CR systems suffer from an overloaded receiver having to manage signals from a large number of users. To address this issue, D2D communications has been proposed, where direct transmission links are established between users in close proximity to offload the system traffic. Several new cooperative spectrum access policies are proposed allowing coexistence of multiple D2D pairs in order to improve the spectral efficiency. Despite the additional interference, it is shown that both the cellular user’s (CU) and the individual D2D user's achievable rates can be improved simultaneously when the number of D2D pairs is below a certain threshold, resulting in a significant multiplexing gain in the sense of D2D sum rate. This threshold is quantified for different policies using second order approximations for the average achievable rates for both the CU and the individual D2D user. / Dissertation/Thesis / Doctoral Dissertation Electrical Engineering 2017

A diminuição no tamanho dos transistores vem aumentando cada vez mais o número de funções que os dispositivos eletrônicos podem realizar. Apesar da diminuição do tamanho mínimo dos transistores, a velocidade máxima dos circuitos não consegue seguir a mesma taxa de aumento. Um dos grandes culpados apontados pelos pesquisadores são as interconexões entre os transistores e também entre os componentes. O aumento no número de interconexões dos circuitos traz consigo um significativo aumento do cosumo de energia, aumento do atraso de propagação dos sinais, além de um aumento da complexidade e custo do projeto dos circuitos integrados. Como uma possível solução a este problema é proposta a utilização de lógica multivalorada, mais especificamente, a lógica quaternária. Os dispositivos FPGAs são caracterizados principalmente pela grande flexibilidade que oferecem aos projetistas de sistemas digitais. Entretanto, com o avanço nas tecnologias de fabricação de circuitos integrados e diminuição das dimensões de fabricação, os problemas relacionados ao grande número de interconexões são uma preocupação para as próximas tecnologias de FPGAs. As tecnologias menores que 90nm possuem um grande aumento na taxa de erros dos circuitos, na lógica combinacional e sequencial. Apesar de algumas potenciais soluções começara a ser investigadas pela comunidade, a busca por circuitos tolerantes a erros induzidos por radiação, sem penalidades no desempenho, área ou potência, ainda é um assunto de pesquisa em aberto. Este trabalho propõe o uso de circuitos quaternários com modificações para tolerar falhas provenientes de eventos transientes. Como principal contribuição deste trabalho destaca-se o desenvolvimento de uma CLB (do inglês Configurable Logic Block) quaternária capaz de suportar eventos transientes e, na possibilidade de um erro, evitá-lo ou corrigi-lo. / The decrease in transistor size is increasing the number of functions that can be performed by the electronic devices. Despite this reduction in the transistors minimum size, the circuit’s speed does not follow the same rate. One of the major reasons pointed out by researchers are the interconnections between the transistors and between the components. The increase in the number of circuit interconnections brings a significant increase in energy consumption, propagation delay of signals, and an increase in the complexity and cost of new technologies IC designs. As a possible solution to this problem the use of multivalued logic is being proposed, more specifically, the quaternary logic. FPGA devices are characterized mainly by offering greater flexibility to designers of digital systems. However, with the advance in IC manufacturing technologies and the reduced size of the minimum fabricated dimensions, the problems related to the large number of interconnections are a concern for future technologies of FPGAs. The sub 90nm technologies have a large increase in the error rate of its functions for the combinational and sequential logic. Although potential solutions are being investigated by the community, the search for circuits tolerant to radiation induced errors, without performance, area, or power penalties, is still an open research issue. This work proposes the use of quaternary circuits with modifications to tolerate faults from transient events. The main contribution of this work is the development of a quaternary CLB (Configurable Logic Block) able to withstand transient events and the occurrence of soft errors.