• Refine Query
  • Source
  • Publication year
  • to
  • Language
  • 2
  • Tagged with
  • 3
  • 3
  • 2
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • About
  • The Global ETD Search service is a free service for researchers to find electronic theses and dissertations. This service is provided by the Networked Digital Library of Theses and Dissertations.
    Our metadata is collected from universities around the world. If you manage a university/consortium/country archive and want to be added, details can be found on the NDLTD website.
1

Λογισμικό παραγωγής αποδοτικών VHDL περιγραφών FIR φίλτρων για συστήματα wireless LAN / Software development for efficient description of FIR filters of wireless LAN systems, in VHDL

Καινούργιος, Σωτήριος 16 May 2007 (has links)
Υλοποίηση παραμετροποιημένων FIR φίλτρων με την βοήθεια της γλώσσας περιγραφής υλικού VHDL. Μελέτη των αποτελεσμάτων για χώρο και περιοχή που καταλαμβάνει ο σχεδιαμσός. / FIR implementation with the description language VHDL. We discuss their results for area and the delay of each diagram (FIR filter).
2

Ανάπτυξη συσκευής προσομοίωσης δικατευθυντήριου καναλιού με χρονικά μεταβαλλόμενα χαρακτηριστικά

Ζώτου, Στέλλα 05 February 2015 (has links)
Στην παρούσα διπλωματική εργασία μελετήθηκε και κατασκευάστηκε ένα σύστημα προσομοίωσης και εξομοίωσης των χαρακτηριστικών διαφόρων καναλιών επικοινωνίας ως προς την υποβάθμιση του σήματος και το θόρυβο που αυτά εισάγουν. Για τη διαδικασία σχεδίασης, υλοποίησης και ελέγχου του συστήματος, καθώς και για την εκτέλεση των πειραμάτων χρησιμοποιήθηκε η αναπτυξιακή πλατφόρμα ZedBoard. Στο πρώτο μέ- ρος της εργασίας παρουσιάζονται και αναλύονται τα μοντέλα των υποσυστημάτων που απαρτίζουν το κανάλι, καθώς και η υλοποίησή τους σε λογισμικό και υλικό. Οι δύο κύ- ριες μονάδες επεξεργασίας στο κανάλι είναι ένα FIR φίλτρο και μία γεννήτρια θορύβου. Το φίλτρο χρησιμοποιείται ως το στοιχείο που υποβαθμίζει το σήμα εισόδου, ενώ η γεννήτρια θορύβου εισάγει το τυχαίο σήμα στο κανάλι επικοινωνίας. Στο δεύτερο μέρος της εργασίας αναλύεται η αρχιτεκτονική του τελικού συστήματος, οι διεπαφές Ε/Ε που χρησιμοποιήθηκαν καθώς και η λογική ελέγχου που ακολουθήθηκε. Τέλος, περιγράφουμε την επικοινωνία και τη λογική ελέγχου του συστήματος, σε επίπεδο εντολών από το περιβάλλον της MATLAB. / The purpose of this thesis is to study and implement a simulation and emulation system of the characteristics of different communications channels concerning the degradation of the signal and the noise they introduce. For the process of design, implementation and monitoring of the system as well as to perform the experiment the ZedBoard development platform was used.In the first part we present and analyze the models of the subsystems which constitute the communication channel and also their implementation in software and hardware. The two main processing units in the channel is a FIR filter and a noise generator. The filter is used as the element that lowers the power of the input signal and the noise generator introduces the random signal to the communication channel.In the second part we analyze the architecture of the final system, the I / O interfaces used and the control logic followed.Finally, we describe the communication and control logic of the system. The commands used for this purpose are developed using the computing environment of MATLAB.
3

Διερεύνηση επιδόσεων αρχιτεκτονικών υλικού-λογισμικού για εφαρμογές ψηφιακής επεξεργασίας σε FPGA

Ρώσση, Μαρία-Ευγενία 20 July 2012 (has links)
Οι συστοιχίες προγραμματιζόμενων πυλών (FPGAs) αποτελούν μια σημαντική τεχνολογία, η οποία επιτρέπει στους σχεδιαστές κυκλωμάτων την παραγωγή συγκεκριμένου σκοπού ολοκληρωμένων κυκλωμάτων σε σύντομο χρόνο. Tα σημαντικότερα των χαρακτηριστικών τους είναι η αρχιτεκτονική τους και η δυνατότητα σχεδιασμού τους μέσω υπολογιστών, η χαμηλή κατανάλωση ισχύος καθώς και το μικρό χρονικό διάστημα που απαιτείται για τον επαναπρογραμματισμό τους. Τα FPGAs είναι κατάλληλα σχεδιασμένα για ψηφιακές εφαρμογές φιλτραρίσματος. Η πυκνότητα των προγραμματιζόμενων αυτών συστημάτων είναι τέτοια ώστε πολύ μεγάλος αριθμός αριθμητικών πράξεων όπως αυτές που προκύπτουν μέσω ψηφιακού φιλτραρίσματος να μπορεί να εφαρμοστεί σε μία μόνο συσκευή. Τα πλεονεκτήματα των FPGA στην υλοποίηση ψηφιακών φίλτρων είναι μεταξύ άλλων οι υψηλότεροι ρυθμοί δειγματοληψίας από παραδοσιακούς DSP chip, το χαμηλότερο κόστος από μια μέτρια ASIC (Application Specific Integrated Circuit, Kύκλωμα οριζόμενο από εφαρμογή) για εφαρμογές μεγάλου όγκου, καθώς και η μεγαλύτερη ευελιξία από όλες τις εναλλακτικές προσεγγίσεις για την υλοποίηση των FIR φίλτρων. Σπουδαιότερο όλων είναι ότι προγραμματίζονται μέσα στο σύστημα και έχουν δυνατότητα επαναπρογραμματισμού για την υλοποίηση διαφόρων εναλλακτικών λειτουργιών φιλτραρίσματος. Στόχος της παρούσας διπλωματικής είναι να συνδυασθούν τεχνικές VLSI και ψηφιακής επεξεργασίας σήματος και μέσω κατανόησης της αρχιτεκτονικής του υπολογιστή να δημιουργηθεί μια χρήσιμη εφαρμογή. Επιλέχθηκε για τον λόγο αυτό: α) η ανάπτυξη ενός FIR φίλτρου σε γλώσσα περιγραφής υλικού, β) υλοποίησή του σε FPGA, γ) εισαγωγή αυτού σε ενσωματωμένο σύστημα και σύνδεση σε διάδρομο δεδομένων επεξεργαστή και δ) έλεγχος του φίλτρου με τη βοήθεια του επεξεργαστή μέσω γλώσσας υψηλού επιπέδου. Η συγγραφή του κώδικα του φίλτρου έγινε σε γλώσσα VHDL, με structural μεθόδους και η προσομοίωση του συστήματος στο Modelsim. Επιπροσθέτως χρησιμοποιήθηκε ο Project Navigator ISE της Xilinx για τον έλεγχο του κώδικα αλλά και τον προγραμματισμό του FPGA Spartan 3E Starter Board. Χρησιμοποιήθηκαν ακόμα τα υποπρογράμματα Plan Ahead και ChipScope Pro του ISE ώστε να ελεγχθεί η λειτουργία του κυκλώματος στο FPGA. To κύκλωμα τελικά εισάγεται σε ενσωματωμένο σύστημα με τη βοήθεια του εργαλείου σχεδίασης EDK της Xilinx και ελέγχεται η λειτουργία του προγραμματίζοντας τον επεξεργαστή Microblaze. Ακόμα ελέγχεται η λειτουργία του φίλτρου για διαφορετικούς συντελεστές FIR φίλτρων που χρησιμοποιούν διαφορετικά παράθυρα και συγκρίνονται οι «ιδανικές» τιμές που παράγονται από το Matlab με αυτές που παράγονται από το φίλτρο. Τέλος μετράται η ενέργεια (δυναμική και στατική) που καταναλώνεται κατά τη λειτουργία του κυκλώματος στο FPGA με τη βοήθεια του XPower Analyzer. / Field-programmable gate arrays (FPGAs) is a technology of great importance that allows the designers to produce specific purpose integrated circuits in a limited amount of time. The most important of their characteristics are their architecture and the ability of their design with the help of computers, the low power dissipation, as well as the need of a short amount of time to be reprogrammed. FPGAs are properly designed for digital filtering applications. The density of these programmable systems is such that a great amount of numerical calculations such as those that result via digital filtering can be applied to one device only. The advantages of FPGAs as for the implementation of digital filters is between others the great rates of sampling compared to traditional DSP chips, their low cost compared to a moderate ASIC (Application Specific Integrated Circuit) for applications that take up a large area, as well as the flexibility compared to alternative approaches for the implementation of FIR filters. Their most important characteristic is that they can be programmed on-chip and that they have the ability of being reprogrammed for the implementation of different filtering purposes. The aim of this thesis is to combine VLSI techniques and digital signal processing techniques and via the understanding of the computer architecture to create a useful application. To fulfill that purpose: a) a FIR filter was designed with the use of a hardware description language b) the filter was implemented by using an FPGA c) the filter was imported to an embedded system and it was connected to the bus of a microprocessor d) the filter was controlled by the microprocessor via a high-level programming language. The filter was designed using the VHDL language, specifically using structural methods, and its simulation was performed with Modelsim. Also the Project Navigator ISE of Xilinx was used to correct unwanted warnings and to program the FPGA Spartan 3E Starter Board. Some other subprograms of ISE were also used, such as Plan Ahead and ChipScope Pro in order to check the performance of the filter. The circuit is finally imported to an embedded system using the Embedded Developer’s Kit (EDK) of Xilinx. Microblaze was the microprocessor that was used to control the filter’s performance. Additionally, the performance of the filter is checked by using different coefficients of FIR filters by different windowing methods. The ideal values that are produced from Matlab are compared to those of the filter. Finally the power dissipation (static and dynamic) of the filter is measured using XPower Analyzer.

Page generated in 0.0277 seconds