No description available.

Dans la plupart des situations de guerre utilisant des enfants, tout au moins dans les configurations actuelles, c’est une partie du groupe-communauté lui-même qui porte la transgression. Il apparaît souvent dans ces guerres une dimension inavouable liée à la dynamique interne du groupe. Dans ces configurations il s’agit d’une organisation collective du massacre par une partie du groupe, sur la base de codes communs et partagés saisissable au travers de la théorie des catastrophes (Thom, 1961) comme des opérateurs de bifurcation. Comme si d’une part, la figure de l’intrus (Duez., 2003) qui peut se comprendre comme produit du travail de figuration, de mise en forme de l’objet perdait sa principale fonction structurante, et d’autre part, le sujet perdait toute possibilité de vivre intimement le groupe comme son espace psychique, comme la scène destinée à transférer immédiatement ses différents conflits et enjeux psychiques, re-convoquant les scénalités archaïques et invitant à définir de nouvelles formes à investir. Ceci vient complexifier tout travail de symbolisation. Dans ces contextes de transgressions, où l’enfant est au prise avec l’autre-semblable devenu nocif et porteur de la mort, l’émergence de la figure de l’enfant-soldat obéit à une dynamique dont la force (celle utilisée par le chef de guerre) n’est pas le seul paramètre. Cette figure est logée dans le groupe-combattant qui est une émanation méta-défensives du groupe-communauté. / In most current configurations of war front using children, we use to find a part of the community-group bearing itself the transgression. It often appears in these wars, a shameful dimension related to the internal dynamics of the group killing itself. By the fact, in these configurations, we have a collective massacre committed by part of Group, on the basis of common and shared social rules and anthropological codes. The catastrophe theory (Thom, 1961) is an opportunity to explain those phenomena using attractive and repulsive forces in individual an groupal catastrophic bifurcation. It seems, on one hand, the “alien intrusion” (Duez B. 2003) which can be considered as the result of the psychic figuration work out and shaping of the psychic object, loses its main structuring function. On the other hand, the individual lost any opportunity to intimately experience the group as a psychic area on which he can transfer his immediate psychic conflicts and issues. Then, archaic scenes take the rule and invite the individual to find new internal form to deal with for symbolisation process. In these transgressions contexts, where children have to deal with harmful adult bearer of death, the rising of Child Soldier phenomena obeys a dynamic in witch strength (used by lord of war) is the common but not the unique parameter to consider. Child Soldier emerge in the war group which is a meta-defensive organization of the community reacting to the state of war.

L’apprentissage machine a parcouru beaucoup de chemin avec des succès marquants ces dernières années. Pourtant, les réseaux de neurones font encore des erreurs surprenantes en présence de corrélations factices. Le réseau basera sa décision sur des caractéristiques non pertinentes dans les données qui se corréleront avec son objectif lors de l'apprentissage. En revanche, les humains sont moins enclins à commettre de telles erreurs, car ils peuvent exploiter des sources d'information plus diverses pour leurs décisions. Bien que les représentations factorisées (démêlée) soient souvent présentées comme la solution pour une bonne généralisation, nous soutenons qu'un ensemble d'experts devrait apprendre aussi librement que possible avec des contraintes minimales, puis rééquilibrer leur sortie proportionnellement à leur similarité. Dans cette thèse, nous proposons une nouvelle approche : en nous inspirant de la façon dont les neurones biologiques sont connectés latéralement, nous introduisons un mécanisme pour rééquilibrer la décision des paires de neurones qui répondent de manière similaire aux entrées, favorisant la diversité de l'information par rapport à leur similarité. Nous démontrons par un cas de test extrême que l’inhibition locale peut avoir un impact positif sur la robustesse des décisions d’un réseau de neurones. / Machine learning has made remarkable strides in recent years, yet neural networks still make surprising mistakes in the presence of spurious correlations. The network will base its decision on irrelevant features in the data that happen to correlate with its objective during training. In contrast, humans are less prone to making such errors since we can leverage more diverse sources of information to make decisions. While maximally factorized or disentangled representations is often cited as the solution for generalization, we argue that an ensemble of experts should learn as freely as possible with minimal constraints and then rebalance their output proportional to their similarity. In this thesis, we propose a novel approach to do this: inspired by the lateral connections between biological neurons, we introduce a mechanism that rebalances the output of pairs of neurons that respond similarly to inputs, promoting information diversity over redundancy. We demonstrate by subjective the network to an extreme test case that local inhibition can have a positive impact on an ANN’s decision robustness.

L'objectif de cette thèse est d'atteindre 0,5 V haute vitesse faible puissance SRAM. Pour ce faire, les cellules SRAM de pointe, des tableaux et des architectures de bus sont examinées. Les questions difficiles sont alors précisées. Pour répondre aux exigences, une cellule de 5T d'alimentation statique de puissance boostée, combiné avec WL boosté et milieu point de détection et d'un tableau de multi divisé BL ouvert sont proposées et évaluées. Pour encore accélérer l'opération d'écriture, un tableau de 4Kb sélectivement stimulé puissance alimentation 5T cell est proposé et évalué par simulation. Nous découvrons que le point milieu de détection avec moitié VDD BL precharge est plus stable lors de lire que la VDD complet conventionnelle precharge. En outre, pour atteindre un bus robuste à grande vitesse de faible puissance 0,5-V,une architecture de bus dynamique avec un bus factice, qui se compose d'un pilote de dynamique et d'un récepteur dynamique, est proposée. Le pilote dynamique permeten particulier de grande vitesse même à 0,5 V avec overdrive porte accrue enchangeant les lignes électriques de VDD/2 en mode veille avec VDD en mode actif. Ilaccélère encore avec l'aide du bus factice cette impulsion gena pour suivre le point dedétection tension du bus pour réduire l'oscillation de l'autobus. Ensuite, unearchitecture de bus 0,5-V 28 nm FD-SOI 32 bits à l'aide de la proposition estevaluaevaluated par simulation. Il s'avère que l'architecture a un potentiel à exploiterun bus 1-pF à 50-mV swing, 1,2 GHz et un courant de veille de 1,1 µA, avec x3-5 plus rapidement et plus de deux ordre plus faible courant de veille que l'architecture statique conventionnelle. / The goal of the thesis is to achieve 0.5-V high-speed low-power SRAMs. To do so, state-of-the-art SRAM cells, arrays, and bus-architectures are reviewed. The challenging issues are then clarified as 1) reduction of the minimum operating voltage VDD (Vmin) of the cell, 2) reducing bitline (BL)-active power, and 3) achieving low-power bus architecture. To meet the requirements, a static boosted-power-supply 5T cell, combined with boosted-WL and mid-point-sensing, and an open-BL multi-divided-array are proposed and evaluated. Layout and post-layout simulation with a 28-nm fully-depleted planar-logic SOI MOSFET reveal that a 0.5-V 5T-cell 4-kb array in a 128-kb SRAM core is able to achieve x2-3 faster cycle time and x11 lower power than the counterpart 6T-cell array, suggesting a possibility of a 730-ps cycle time at 0.5 V.To further speed up the write operation, a selectively-boosted-power-supply 5T-cell 4-kb array is proposed and evaluated by simulation, showing that the 4-kb array operates at 350-ps cycle with x6 faster cycle time and x13 lower power than the 6T-cell array, while maintaining a small leakage current. We find out that the mid-point-sensing with half-VDD BL-precharging is more stable during read than the conventional full-VDD precharging. Furthermore, to achieve a 0.5-V low-power high-speed robust bus, a dynamic bus architecture with a dummy bus, which consists of a dynamic driver and a dynamic receiver, is proposed. In particular, the dynamic driver enables high speed even at 0.5 V with increased gate-over-drive by changing the power lines from VDD/2 in the standby mode to VDD in the active mode. It further speeds up with the help of the dummy bus that generates a pulse to track the bus-voltage detecting point for reducing the bus swing. Then, a 0.5-V 28-nm-FD-SOI 32-bit bus architecture using the proposal is evaluated by simulation. It turns out that the architecture has a potential to operate a 1-pF bus at about 50-mV swing, 1.2 GHz, and a standby current of 1.1 µA, with x3-5 faster and more than two-order lower standby current than the conventional static architecture. Based on the results, further challenges to 0.5-V and sub-0.5-V SRAMs are described.