Les mémoires non volatiles de type Flash sont aujourd'hui présentes dans un grand nombre de circuits intégrés conçus pour des applications électroniques portables et occupent une grande partie de leur surface. L'absence de défauts à l'intérieur de ces mémoires constitue donc un des éléments clés du rendement de production pour tous les fabricants de ce type d'applications. Cependant, la grande densité d'intégration et la complexité de leur procédé de fabrication rendent ces mémoires Flash de plus en plus sensibles aux défauts de fabrication. Pour mettre en évidence les défaillances qui altèrent la fonctionnalité de ces mémoires, des solutions de test efficaces et peu coûteuses doivent être mises en place Les solutions et algorithmes actuellement utilisés pour tester les mémoires RAM ne sont pas adaptés à l'environnement Flash à cause de la faible vitesse de programmation de celle-ci. De plus, les modèles de faute que l'on trouve dans la littérature et qui sont relatifs aux mémoires RAM ne sont pas forcément réalistes dans le cas des mémoires Flash. La première partie de cette thèse propose une analyse complète des défauts réalistes que l'on trouve dans ces mémoires et qui sont extraits de données silicium issue d'une technologie Flash 150nm. Cette analyse, basée sur l'injection de défauts dans une matrice réduite de mémoire Flash, a permis de mettre en exergue un grand nombre de comportements fautifs et de leur attribuer des modèles de faute fonctionnels. La suite de ce travail de thèse est consacrée à l'élaboration de nouvelles solutions de test permettant d'améliorer les stratégies existantes. Les solutions proposées sont construites en s'appuyant sur les spécificités de la mémoire Flash, comme par exemple sa faculté à programmer certains de ses blocs en une seule fois avec le même motif et en un temps de programmation réduit. Une évaluation de ces solutions est ensuite effectuée à l'aide d'un simulateur de faute que nous avons spécialement développé à cet effet. Cette évaluation montre l'efficacité des solutions de test proposées en termes de couverture de fautes et de temps de test. La validation sur une mémoire Flash de 4Mbits a montré un gain en temps de test considérable (d'un facteur 34) ainsi qu'une couverture de fautes accrues (notamment pour les fautes de couplage) par rapport à des solutions utilisées dans l'industrie.

Le marché des mémoires non volatiles à grille flottante connaît actuellement un essor considérable du fait de leur utilisation croissante dans tous les domaines d'applications de l'électronique et par conséquent dans de très nombreux secteurs industriels. Cependant ces dispositifs mémoires se heurtent aujourd'hui à une limite technologique liée à l'impossibilité de réduire l'épaisseur de la couche d'oxyde tunnel SiO$_{2}$ qui isole la grille flottante contenant l'information. En effet, en deçà d'une épaisseur critique de l'ordre de $7\,nm$, l'oxyde tunnel est le siège de courants de fuite induits par les cycles répétés de programmation, qui engendrent des pertes de charge diminuant drastiquement le temps de rétention et la durée de vie des cellules mémoires. Ces courants de fuite sont communément appelés courants SILC (Stress Induced Leakage Current).<br /><br />Durant cette thèse, dans l'objectif d'obtenir des mesures fiables des courants SILC, nous avons mis en \oe uvre un banc de mesure très bas niveau permettant d'atteindre la résolution ($10^{-15}\,A$) des appareillages de mesures les plus performants du marché. Nous avons ensuite implémenté la technique dite "de la grille flottante" qui permet d'atteindre de façon indirecte des niveaux de courant inférieurs à $10^{-16}\,A$. À partir de nombreuses mesures expérimentales réalisées sur des oxydes tunnel de $7 - 8\,nm$ issus d'une technologie FLOTOX\ EEPROM, un modèle de conduction tunnel assisté par pièges a été développé permettant, à l'aide d'une nouvelle méthodologie, d'extraire les profils de distributions spatiale et énergétique des défauts dans l'oxyde. Le chargement stable de ces défauts permet de rendre compte de la dérive de la loi Fowler-Nordheim responsable de la fermeture de fenêtre de programmation des cellules mémoires. Le modèle développé conduit finalement à une bonne simulation des caractéristiques de conduction de l'oxyde tunnel dans tous les domaines de champ électrique et en fonction du niveau de dégradation.<br /><br />Finalement, les structures à grille flottante ont été modélisées d'un point de vue dynamique. L'influence des pulses de programmation sur les différentes grandeurs électriques dans les cellules mémoire a été analysée ainsi que les cinétiques de perte de charge en fonction du courant de fuite dans l'oxyde tunnel. A partir des mesures réalisées sur des structures de test grille flottante, les temps de rétention sur cellule élémentaire ont été extrapolés.