Simulation is an essential tool for computer systems research. The speed of the simulator has a first-order effect on what experiments can be run. The recent shift in the industry to multi-core processors has put even more pressure on simulation performance, especially since most simulators are single-threaded. In this thesis, we present QEMU-MP, a parallelized version of a fast functional simulator called QEMU. / text

Actuellement, les circuits numériques nécessitent d'être de plus en plus performants. Aussi, les produits doivent être conçus le plus rapidement possible afin de gagner les précieuses parts de marché. Les méthodes rapides de conception et l'utilisation de MPSoC ont permis de satisfaire à ces exigences, mais sans tenir compte précisément de l'impact du vieillissement des circuits sur la conception. Or les MPSoC utilisent les technologies de fabrication les plus récentes et sont de plus en plus soumis aux défaillances matérielles. De nos jours, les principaux mécanismes de défaillance observés dans les transistors des MPSoC sont le HCI et le NBTI. Des marges sont alors ajoutées pour que le circuit soit fonctionnel pendant son utilisation, en considérant le cas le plus défavorable pour chaque mécanisme. Ces marges deviennent de plus en plus importantes et diminuent les performances attendues. C'est pourquoi les futures méthodes de conception nécessitent de tenir compte des dégradations matérielles en fonction de l’utilisation du circuit. Dans cette thèse, nous proposons une méthode originale pour simuler le vieillissement des MPSoC à haut niveau d'abstraction. Cette méthode s'applique lors de la conception du système c.-à-d. entre l'étape de définition des spécifications et la mise en production. Un modèle empirique permet d'estimer les dégradations temporelles en fin de vie d'un circuit. Un exemple d'application est donné pour un processeur embarqué et les résultats pour un ensemble d'applications sont reportés. La solution proposée permet d'explorer différentes configurations d'une architecture MPSoC pour comparer le vieillissement. Aussi, l'application la plus sévère pour le vieillissement peut être identifiée. / Nowadays, more and more performance is expected from digital circuits. What’s more, the market requires fast conception methods, in order to propose the newest technology available. Fast conception methods and the utilization of MPSoC have enabled high performance and short time-to-market while taking little attention to aging. However, MPSoC are more and more prone to hardware failures that occur in transistors. Today, the prevailing failure mechanisms in MPSoC are HCI and NBTI. Margins are usually added on new products to avoid failures during execution, by considering worst case scenario for each mechanism. For the newest technology, margins are becoming more and more important and products performance is getting lower and lower. That’s why the conception needs to take into account hardware failures according to the execution of software. This thesis propose a new methodology to simulate aging at high level of abstraction, which can be applied to MPSoC. The method can be applied during product conception, between the specification phase and the production. An empirical model is used to estimate slack time at circuit's end of life. A use case is conducted on an embedded processor and degradation results are reported for a set of applications. The solution enables architecture exploration and MPSoC aging can thus be compared. The software with most severe impact on aging can also be determined.

Магистерская диссертация посвящена разработке информационно-моделирующей системы зажигательного горна агломерационной машины. Результатом работы является проектирование и программная реализация информационно-моделирующей системы зажигательного горна агломерационной машины. В ходе работы произведен анализ и формализация существующей методики расчета конструкции зажигательного горна, на основе которого был реализован проект создания информационно-моделирующей системы. Созданная в результате работы система позволяет проводить расчеты агломерационной шихты, горения твердого топлива, горения природного газа, периодов зажигания, а также выбор горелочных устройств и обоснования высоты горна. Предусмотрен вывод основных расчетных показателей в табличном виде с возможностью настройки отдельных показателей и предварительного просмотра отчета. Использование разработанной информационной системы позволяет существенно сократить временные затраты, повысить эффективность процессов проектирования новых и анализа эффективности существующих конструкций зажигательного горна агломерационных машин. / The master's thesis is devoted to the development of an information-modeling system of an incendiary hearth of an agglomeration machine. The result of the work is the design and software implementation of the information-modeling system of the incendiary furnace of the sinter machine. In the course of the work, an analysis and formalization of the existing methodology for calculating the design of the incendiary hearth was made, on the basis of which the project of creating an information-modeling system was implemented. The system created as a result of the work makes it possible to carry out calculations of the sinter charge, solid fuel combustion, natural gas combustion, ignition periods, as well as the choice of burner devices and justification of the height of the hearth. The output of the main calculated indicators is provided in a table form with the ability to configure individual indicators and preview the report. Using the developed information system can significantly reduce time costs, increase the efficiency of new design processes and analyze the effectiveness of existing incendiary furnaces of sinter machines.