abstract: High-Resistivity Silicon (HRS) substrates are important for low-loss, high-performance microwave and millimeter wave devices in high-frequency telecommunication systems. The highest resistivity of up to ~10,000 ohm.cm is Float Zone (FZ) grown Si which is produced in small quantities and moderate wafer diameter. The more common Czochralski (CZ) Si can achieve resistivities of around 1000 ohm.cm, but the wafers contain oxygen that can lead to thermal donor formation with donor concentration significantly higher (~1015 cm-3) than the dopant concentration (~1012-1013 cm-3) of such high-resistivity Si leading to resistivity changes and possible type conversion of high-resistivity p-type silicon. In this research capacitance-voltage (C-V) characterization is employed to study the donor formation and type conversion of p-type High-resistivity Silicon-On-Insulator (HRSOI) wafers and the challenges involved in C-V characterization of HRSOI wafers using a Schottky contact are highlighted. The maximum capacitance of bulk or Silicon-On-Insulator (SOI) wafers is governed by the gate/contact area. During C-V characterization of high-resistivity SOI wafers with aluminum contacts directly on the Si film (Schottky contact); it was observed that the maximum capacitance is much higher than that due to the contact area, suggesting bias spreading due to the distributed transmission line of the film resistance and the buried oxide capacitance. In addition, an "S"-shape C-V plot was observed in the accumulation region. The effects of various factors, such as: frequency, contact and substrate sizes, gate oxide, SOI film thickness, film and substrate doping, carrier lifetime, contact work-function, temperature, light, annealing temperature and radiation on the C-V characteristics of HRSOI wafers are studied. HRSOI wafers have the best crosstalk prevention capability compared to other types of wafers, which plays a major role in system-on-chip configuration to prevent coupling between high frequency digital and sensitive analog circuits. Substrate crosstalk in HRSOI and various factors affecting the crosstalk, such as: substrate resistivity, separation between devices, buried oxide (BOX) thickness, radiation, temperature, annealing, light, and device types are discussed. Also various ways to minimize substrate crosstalk are studied and a new characterization method is proposed. Owing to their very low doping concentrations and the presence of oxygen in CZ wafers, HRS wafers pose a challenge in resistivity measurement using conventional techniques such as four-point probe and Hall measurement methods. In this research the challenges in accurate resistivity measurement using four-point probe, Hall method, and C-V profile are highlighted and a novel approach to extract resistivity of HRS wafers based on Impedance Spectroscopy measurements using polymer dielectrics such as Polystyrene and Poly Methyl Methacrylate (PMMA) is proposed. / Dissertation/Thesis / Ph.D. Electrical Engineering 2012

Ce travail de thèse étudie les moyens d’étendre les zones de charge d’espace des photodiodes PN d’un imageur CMOS afin d’améliorer la collection des charges photogénérées dans le silicium, en particulier dans le proche infra-rouge. Deux possibilités sont abordées : l’augmentation de la tension de polarisation des photodiodes et la diminution du dopage du silicium. Dans un premier temps, une étude théorique articulée autour de modèles analytiques et de simulations TCAD montre les difficultés technologiques pour parvenir à une augmentation de polarisation des photodiodes, ainsi que les conséquences de l’utilisation de substrats résistifs sur les éléments de l’imageur et sur ses performances. Ces simulations permettent de définir les éléments influençant l’extension de la charge d’espace d’un pixel. Sur la base de cette étude, un imageur CMOS à pixel 3T a été développé et fabriqué sur substrat float-zone très fortement résistif afin de valider les observations théoriques. La caractérisation de ce composant confirme la dépendance de la zone dépeuplée à la conception du pixel. Elle démontre également la corrélation entre l’extension des zones dépeuplées et les performances électro-optiques. Des règles de conception sont définies permettant d’optimiser les performances tout en limitant les courants de fuite entre pixels. / This work investigates solutions to extend the space charge region in CMOS image sensors in order to enhance the photo-generatedcharge collection from near-infraredradiations. Photodiode bias increase and low doped silicon substrate are proposed for this study. A theoretical analysis based on analytical model and TCAD simulations shows technological difficulties for photodiode bias in crease and the consequences of using high-resistivity silicon substrates on the imager performances. Space charge region dependency on the pixel design is assessed through simulations. A 3T pixel CMOS image sensor was developed and fabricated on a high resistivity float-zone silicon. Sensor characterization confirms space charge region dependency on the pixel design and the correlation between its extension and electro-optical performances. Design rules are defined to optimize electro-optical performances while limiting punchthrough current in the pixels array.

Dans cette thèse, une étude approfondie sur des matériaux et des solutions pratiques est réalisée afin de répondre aux difficultés rencontrées dans la propagation des ondes à des fréquences térahertz (THz). Deux matériaux ont été identifiés comme étant prometteur: le graphène et le silicium à haute résistivité (HR-Si). Une première solution, basée sur des guides d’ondes à plaques parallèles (parallel plate waveguide-PPWG) avec des conditions de fermetures conducteur parfait (perfect electric conductor-PEC) -- graphène et graphène -- graphène a été analysée dans un premier temps. En considérant l'excitation du graphène par un champ électrique seulement, puis par un champ électromagnétique statique, les équations de Maxwell ont été résolues sous ces deux conditions et les constantes de propagations des différents modes ont été extraites. La démonstration de l'existence d'un mode propagatif hybride à l'intérieur du guide est faite dès que le graphène est excité par un champ magnétique. De plus, il est montré que l'intensité de chaque type de modes, transverse électrique (TE) ou transverse magnétique (TM), peut être ajustée suivant les champs d'excitation du graphène. Bien que le guide à plaques parallèles utilisant du graphène permette d'avoir des propriétés agiles, soit le contrôle des modes selon l'excitation du graphène, il n'en reste pas moins vrai que la faible conductivité intrinsèque au graphène conduit à un problème d'atténuation importante de l'onde. De plus, la difficulté d'obtenir des couches de graphène de taille adéquate entrave le développement de composants et de circuits fonctionnels, utilisables et à un coût raisonnable. La thèse porte ensuite sur l’étude du silicium haute résistivité pour guider des ondes aux fréquences térahertz. Tout d’abord, un guide composé d'une couche de HR-Si, de section rectangulaire dont la largeur est très grande par rapport à la hauteur, est caractérisé en utilisant un système de spectroscopie dans le domaine du temps, système permettant d'obtenir un large spectre de fréquences dans le domaine THz. Par cette caractérisation, les faibles pertes et la faible dispersion du HR-Si est démontrée. Cependant, il est aussi démontré que la géométrie du guide n'est pas optimale, conduisant à des pertes par dispersion de l'onde à l'intérieur du guide au fur et à mesure de sa propagation. Aussi, pour éviter cette dispersion, un confinement de l'onde est proposé en réduisant la largeur de la couche HR-Si pour la rendre de l'ordre de la hauteur (confinement en x et y, propagation en z) conduisant ainsi à la réalisation d'un guide d’ondes diélectrique en ruban (dielectric ribbon waveguide-DRW). Une analyse approfondie de la propagation d'une telle structure a conduit à concevoir un guide à faibles pertes d'une part, mais également à propagation monomode sur une large bande de fréquence. Une méthode de fabrication simple a été développée pour réaliser ce type de guide et un banc de mesure spécifique a été mis en place pour caractériser ce nouveau guide. Les mesures réalisées utilisent un analyseur de réseaux vectoriel (un PNA-X d'Agilent) auquel est branché deux têtes de mesure de la compagnie Virginia Diode Inc's (VDI) pour obtenir les bandes de fréquences désirées. Les sorties sont alors en guide rectangulaire standard, soit WR-8, soit WR-5 selon la plage de fréquence visée. Les résultats des mesures se comparent très bien avec les simulations réalisées avec un logiciel utilisant la méthode des éléments finis en trois dimensions (HFSS de la compagnie ANSYS) permettant d'obtenir les paramètres de la matrice de diffraction (S) mesurée par l'analyseur de réseau vectoriel. Finalement, dans le chapitre 6, un filtre passe-bande est développé comme preuve de concept pour l'utilisation du guide DRW utilisant le matériau HR-Si. Outre les faibles pertes et la propagation monomode d'un tel guide DRW, il est aussi montré dans cette thèse la facilité du processus de fabrication, le faible coût de ce procédé ainsi que la possibilité d'intégration avec d'autres composants passifs et actifs. Avec toutes ces caractéristiques très intéressantes sur différents plans, le guide DRW en HR-Si apparaît comme une solution très compétitive pour devenir un standard dans la bande de fréquence des THz.