Les systèmes radio impulsionnelle Ultra large bande (IR-ULB), de part la nature de leurs signaux et de leurs architectures, montrent des caractéristiques intéressantes pour concurrencer les technologies existantes (Zigbee, Bluetooth et RFID) pour certaines applications nécessitant un faible coût et une faible consommation de puissance. Dans ce contexte cette thèse évalue les potentialités des systèmes IR-ULB pour la réalisation d’objets communicants miniatures.En utilisant une technologie "System In Package" (SiP), des objets communicants ULB prototype intégrant une ou plusieurs puces CMOS et une antenne ULB directement réalisée sur le boîtier sont présentés dans la thèse. Les transitions entre le circuit imprimé et les puces sont réalisées avec des fils d'interconnexion ("wirebonding"). Les points d'étude de la thèse se focalisent particulièrement sur la mise en boîtier d'une puce ULB et sur la conception sur silicium de la tête radio fréquence d'un système ULB. La réalisation d'une interconnexion faible cout par "wirebonding" entre un circuit intégré ULB et son support est problématique aux fréquences utilisées en ULB (3-10 GHz) en raison des éléments parasites importants limitant sa bande passante. Pour obtenir une transition ne dégradant pas les signaux ULB, plusieurs méthodologies d’interfaçage sont proposées permettant de réaliser sans augmentation notable de cout une transition large bande entre le circuit intégré et le circuit imprimé du boîtier. L'intégration en technologie CMOS standard des éléments principaux constituant la tête radio fréquence d'un système ULB impulsionnel (LNA, détecteur d'impulsions et générateurs d'impulsions) est étudiée. L'intérêt d'un co-design entre le silicium et le circuit imprimé lors de la conception de ces éléments est mis en avant. L'intégration ainsi que la miniaturisation du système final dans une technologie SIP sont également présentées. / Due to the nature of their signals and their architectures, Impulse Radio Ultra Wide Band (IR-UWB) systems show interesting features to compete with existing technologies (Zigbee, Bluetooth and RFID UHF) for low cost and low power applications. In this context, this thesis evaluates the potential of UWB systems for the realization of miniature communication devices.The thesis presents UWB communicating devices realized with a System in Package (SiP) technology. Devices incorporate one or several CMOS chips and an antenna directly printed on the board (PCB). Transitions between the PCB and the chips are made with standard wire bonds. The thesis especially focuses on packaging of UWB dice and on the design of UWB front end radio frequency.Due to important parasitic elements limiting its bandwidth, wire bonds transition is problematic for UWB applications (3-10 GHz). This thesis proposes several methodologies to interface integrated circuit and PCB to obtain a broadband transition without increasing cost production. The integration in standard CMOS technology of main components comprising the UWB radio frequency front end (LNA, pulse detector and pulse generator) is studied. The interest of a co-design between silicon and PCB to design these elements is pointed up. Integration and miniaturization of the final system in a SIP technology are also presented.

Les circuits de récupération d'horloge et de données sont nécessaires au bon fonctionnement de plusieurs systèmes de communication sans fil. Les travaux effectués dans le cadre de cette thèse concernent le développement de ces circuits avec d'une part la réalisation, en technologie HCMOS9 0,13 μm de STMICROELECTRONICS, de circuits CDR analogiques à 1 et 54 Mbit/s, et d'autre part, la mise en œuvre de fonctions CDR numériques programmables à bas débit. Un circuit CDR fonctionnant à plus bas débit (1 Mbit/s) a été conçu dans le cadre de la gestion d'énergie d'un récepteur ULB impulsionnel non cohérent. Ces deux structures ont été réalisées à l'aide de PLL analogiques du 3ème ordre. Un comparateur de phase adapté aux impulsions issues du détecteur d'énergie a été proposé dans cette étude. Les circuits ont ensuite été dimensionnés dans le but d'obtenir de très bonnes performances en termes de jitter et de consommation. En particulier, les performances mesurées (sous pointes) du circuit CDR à 1 Mbit/s permettent d'envisager une gestion d'énergie efficace (réduction de plus de 97% de la consommation du récepteur). Dans le cadre d'une chaîne de télémesure avion vers sol, deux circuits CDR numériques ont également été réalisés durant cette thèse. Une PLL numérique du second degré a été implémentée en vue de fournir des données et une horloge synchrone de celles-ci afin de piloter une chaîne SOQPSK entièrement numérique. Un circuit ELGS a également mis au point pour fonctionner au sein d'un récepteur PCM/FM. / Clock and data recovery circuits are required in many wireless communication systems. This thesis is about development of such circuits with: firstly, the realization, in HCMOS9 0.13 μm of STMICROELECTRONICS technology, of 1 and 54 Mb/s analog CDR circuits, and secondly, the implementation of programmable digital circuits at low rates. In the aim of an impulse UWB transceiver dealing with video transmission, a CDR circuit at 54 Mb/s rate has been realized to provide clock signal synchronously with narrow pulses (their duration is about a few nanoseconds) from the energy detector. Another CDR circuit has been built at 1 Mb/s rate in a non-coherent IR- UWB receiver power management context. Both circuits have been implemented as 3rd order analog PLL. In this work, a phase comparator suitable for “RZ low duty cycle” data from the energy detector has been proposed. Circuits have been sized to obtain very good performances in terms of jitter and power consumption. Particularly, measured performances of the 1 Mb/s CDR circuit allow to plan an efficient power management (a decrease of more than 97% of the receiver total power consumption). In the context of a telemetry system from aircraft to ground, two digital CDR circuits have also been implemented. A second order digital PLL has been adopted in order to provide synchronous clock and data to an SOQPSK digital transmitter. Also, a digital ELGS circuit has been proposed to work in a PCM/FM receiver. For both CDR structures, the input signal rate is programmable and varies globally from 1 to 30 Mb/s.