Le développement de l’internet des objets et des services de vidéo en temps réel (streaming) a conduit à une augmentation continue du trafic des données au sein des data-centers. Celui-ci devrait être multiplié par trois entre 2012 et 2020 pour atteindre 15.3 zettaoctets/an. Cette évolution appelle parallèlement à un accroissement des performances des composants télécom en transmission optique monomode dont le standard s’établit aujourd’hui à 100-200 Gbits/s pour évoluer vers 400-800 Gbits/s dans un futur proche. Bien que les cœurs de technologies semiconducteurs soient aujourd’hui disponibles pour répondre à cette demande, les coûts élevés d’assemblage des puces électroniques (EIC) et photoniques (PIC) ainsi que l’alignement avec les fibres optiques monomodes limitent la pénétration de cette solution technologique sur le marché. Afin de relever ce défi, une structure originale d’interposeur en verre a été proposée dans le cadre du laboratoire commun IEMN-STMicroelectronics. Ce substrat d’assemblage en verre présente des avantages distinctifs majeurs tels que i) l'alignement passif de la fibre externe, ii) l'alignement optique passif du PIC sur l'interposeur, iii) le transfert des fonctions optiques passives du PIC sur l'interposeur de verre et iv) une approche conservative réutilisant les coupleurs à réseau du PIC.Le contexte du packaging électro-optique étant posé, ce travail de thèse s’est concentré sur la fonctionnalisation de substrats de verre par photo-inscription ou micro-usinage laser en régime femtoseconde afin de structurer les guides d’onde optique, les miroirs de redirection du faisceau guidé et la couche de redistribution électrique en cuivre. En premier lieu, des guides optiques monomodes à 1310 nm de bonne qualité ont été obtenus et caractérisés, permettant une mise en évidence franche des effets d’absorption non linéaire, d’auto-focalisation et de filamentation. Une étude expérimentale complète a permis de déterminer les paramètres d’exposition laser et de gravure chimique pour la fabrication de miroirs photoniques. Enfin, une méthode originale de structuration des interconnexions basée sur le fractionnement et le décollement de la couche de cuivre par effet thermo-mécanique a été développée. / The development of the Internet of Things and video streaming services is leadng to a continuous increase in data traffic within data-centers that is expected to increase threefold between 2012 and 2020 reaching 15.3 zettabytes/year. This evolution calls for an increase in performance of telecom components in optical single mode transmission, the standard of which is now 100-200 Gbits/s and will evolve towards 400-800 Gbits/s in the near future. Although the semiconductor technology cores are now available to meet this demand, the high assembly costs of electronic (EIC) and photonic (PIC) integrated circuits as well as the alignment with single-mode optical fibers limit the market penetration of this technological solution. In order to meet the challenge, an original glass interposer structure has been proposed in the framework of the IEMN-STMicroelectronics common laboratory. This glass assembly substrate holds major distinctive advantages such as i) passive alignment of the external fiber, ii) passive optical alignment of the PIC on the interposer, iii) transfer of the passive optical functions of the PIC onto the glass interposer and iv) a conservative approach reusing the PIC grating couplers.With this context associated to electro-optical packaging in mind, this thesis has focused on the functionalization of glass substrates by photo-inscription or laser micromachining in femtosecond regime in order to structure optical waveguides, redirection mirrors and copper electrical redistribution layer. First, good quality 1310 nm single-mode optical guides were obtained and characterized, allowing a clear demonstration of the effects of non-linear absorption, self-focusing and filamentation. A complete experimental study determined the laser exposure and chemical etching parameters for the manufacture of photonic mirrors. Finally, an original method for structuring interconnections based on the fractionation and detachment of the copper layer by thermo-mechanical effect has been developed.

Depuis le début du troisième millénaire, des domaines comme l’automobile, le médical, l’industrie agroalimentaire ou l’électronique grand public (smartphone, ordinateur, Hi-fi etc.) sont devenus de plus en plus demandeurs de puces électroniques. Les besoins ont évolué de sorte que la diversification des fonctions des puces électroniques est devenue le nouveau paradigme de la microélectronique. Dans le même temps, des objets biologiques ayant des propriétés très diverses et très spécifiques sont découverts et étudiés. Certains sont conceptuellement considérés comme des solutions ultimes pour répondre à certains défis de l’électronique moderne comme l’utilisation d’origami d’ADN pour la lithographie. De plus il existe une adéquation entre les dimensions des objets biologiques et les transistors les plus fins. Nous nous sommes donc posé la question de savoir si cette convergence d’échelle pouvait permettre la cohabitation de l’électronique et de la biologie pour créer des dispositifs hybrides. Nous avons d’abord étudié l’utilisation d’objets biologiques filiformes comme interconnexions nanométriques. Dans ces recherches des objets biologiques sont utilisés en substitution de matériaux classiques. Toutefois il est loin d’être évident de mesurer leurs propriétés électroniques (mobilité des charges, fiabilité) contrairement aux semi-conducteurs standards. Nous avons donc construit un dispositif de tests électriques facilement utilisable par les biologistes et les électroniciens pour la caractérisation électrique de ces objets biologiques nanométriques. Certains objets biologiques réalisent, de manière naturelle, des interactions ciblées avec des agents biologiques spécifiques parfois pathogènes ou dangereux, ils ont aussi l’avantage de pouvoir être fabriqués à façon comme les protéines. Cela permet d’ouvrir une nouvelle voie dans la fabrication de capteurs dans laquelle les objets biologiques seront interfacés avec les structures électroniques. Nous avons donc travaillé sur la fabrication d'un capteur hybride à base de nanofils de silicium pilotés par un circuit CMOS et permettant un interfaçage entre nanofil et objet biologique. Dans le domaine des capteurs il existe une application qui focalise actuellement beaucoup l’attention, la détection de charges électriques de faibles intensités. Il existe plusieurs techniques mais elles sont toutes perfectibles soit à cause de leur coût soit à cause du temps nécessaire à la réalisation du séquençage soit encore à cause de la difficulté de mise en œuvre du séquençage. Nous avons donc étudié la possibilité de détecter une charge électrique unique. Etant donné la complexité de la question nous avons décidé de répondre à l’aide d’une série de simulations. / Since the beginning of the third millennium, domains such as automotive, medical, food industry or consumer electronics (smartphone, computer, Hi-Fi etc.) are increasingly demanding more electronics chips. Needs have evolved so that, chips have to embed multiple function and diversification has become the new paradigm of electronics researches. At the same time, new biological objects with very specific and diverse properties are discovered and studied. Some are considered as ultimate solution to answer new microelectronics challenges. Moreover, there is a scale similarity between the finest transistors and biological objects. We asked ourselves the question: Can we use this similarity to create hybrid device? First, we investigated the application of nano biological object as interconnections. Despite of research the electrical characterization of biological object is still difficult to manage unlike standard materials as semi-conductors, so we developed an easy to use electrical characterization platform. Some biological object naturally reacts with dangerous or pathogenic agents and could be custom manufactured as proteins. This kind of object can be useful to create new hybrid sensors. We worked on design, manufacturing and characterization of 3D hybrid sensors based on silicon nanowires driven by a CMOS circuit. Then we investigated, with a simulation study, the possibility to detect a fine electric charge with a silicone nanowire which is a current area of interest in sensors research.

La densité des circuits intégrés n’a pas cessé d’augmenter depuis la découverte du transistor en 1947, à travers la réduction de la taille de leurs composants. Cependant, cette miniaturisation se heurte aujourd’hui à certaines barrières et la réduction de la longueur de grille des transistors ne permet plus à elle seule l’augmentation des performances globales des circuits intégrés. L’industrie de la microélectronique s’est donc tournée vers de nouvelles solutions d’intégrations hétérogènes visant à développer la diversification des fonctionnalités proposées par les circuits. Parmi ces solutions, l’intégration 3D consistant à empiler plusieurs puces de silicium les unes sur les autres à l’aide de « Through Silicon Vias » (TSV) apparait très prometteuse. Toutefois, de telles structures mettront du temps à atteindre leur maturité puisqu’elles requièrent l’évolution de tout l’écosystème industriel. Une solution intermédiaire en termes de maturité technologique réside dans l’utilisation de l’interposeur : un substrat aminci placé entre les puces haute densité et le « Ball Grid Array » faisant office de plateforme d’intégration permettant le placement côte à côte de puces hétérogènes ainsi que la réalisation d’une forte densité d’interconnexions. Cependant, l’ajout de l’interposeur dans le système a pour effet l’augmentation de l’impédance du réseau de distribution de puissance. L’intégration d’une capacité de découplage au sein de l’interposeur répond à cette problématique en assurant l’intégrité de l’alimentation dans des structures tridimensionnelles.L’objectif de cette thèse de doctorat consiste en l’étude de l’intégration d’un nouveau type de capacité intégrée au sein de l’interposeur silicium. Cette capacité basée sur un empilement Métal-Isolant-Métal (MIM) tridimensionnelle a pour particularité de traverser l’intégralité de l’épaisseur de l’interposeur et d’être co-intégrée avec les TSV.La première étape de l’étude de ce nouveau composant intégré a été la définition d’une architecture performante, réalisée à travers une étude de modélisation permettant l’évaluation de l’influence des nombreux paramètres géométriques et matériaux entrant en jeu. Cette étude a permis de mettre en avant les faibles valeurs d’ESR et d’ESL atteignable par la structure (de l’ordre du m et fH respectivement). Ensuite, la réalisation de la capacité a nécessité le développement de procédés de fabrication innovants permettant le dépôt d’un empilement MIM dans des matrices de vias profonds ainsi que sa co-intégration avec les TSV. Enfin, les performances du composant ont été évaluées à travers la réalisation et la caractérisation d’un démonstrateur de test ainsi qu’une campagne de simulations électromagnétiques par éléments finis. Une densité de capacité de 20 nF.mm-2 a été atteinte sur ce démonstrateur, offrant un gain d’un facteur supérieur à 6 par rapport à une structure planaire. / Integrated circuits density never stopped rising since the discovery of the transistor in 1947, through components size shrinking. However, this miniaturization now encounters barriers and reduction of transistor’s gate size alone no longer allows integrated circuits overall performances increase. Therefore, microelectronic industry turned to new heterogeneous integration solutions aiming to develop the diversification of functionalities offered by the circuits. Among these solutions, 3D integration involving stacking several silicon dies on top of each other with the help of Through Silicon Vias (TSV) appears to be promising. Nevertheless, such structures will take times to reach maturity since they require the evolution of the whole industrial ecosystem. A transitional solution in term of technological maturity lies in the use of the interposer: a thinned substrate placed between the high density silicon dies and the Ball Grid Array acting as an integration platform allowing side by side placement of heterogeneous dies as well as high density interconnections. However, the addition of the interposer in the system leads to the increase of the Power Delivery Network impedance. The integration of a decoupling capacitor on the interposer resolves this issue by ensuring power integrity within 3D structures.The objective of this PhD thesis consists in the study of different aspects of a new kind of integrated capacitor within the silicon interposer. This 3D Metal-Insulator-Metal (MIM) capacitor has the particularity to cross over the whole silicon interposer’s thickness and to be co-integrated with TSV.The first step of this new integrated component study has been the definition of an efficient architecture, achieved through a modeling study allowing the influence evaluation of the numerous geometrical and material parameters coming into play. This modeling study pointed out the low ESR and ESL values achievable by the structure (in the m and fH range respectively). Then, the fabrication of the capacitor required the development of innovative process steps allowing the deposition of a MIM stack in deep vias matrices as well as co-integration with TSV. Finally, component performances have been evaluated through the fabrication of a test demonstrator as well as a finites elements electromagnetic simulation campaign. A capacitance density of 20 nF.mm-2 has been reached on this demonstrator, showing an increase up to a factor 6 compared to a planar structure.

Du fait de nombreuses avancées technologiques et scientifiques, l'ensemble du réseau de télécommunications a évolué vers une complexité croissante intégrant désormais des débits très importants. Grâce aux larges bandes passantes offertes par les bandes de fréquences millimétriques, les prochaines générations visent à permettre l'augmentation du nombre de services multimédias et de partage de contenus en haute définition. Cette évolution pose la problématique de concevoir des systèmes sans-fils capables de fonctionner en haute fréquence avec des rendements et coûts acceptables, ainsi qu'un encombrement minimum. Ce travail se situe dans le cadre du développement de circuits passifs, de types filtres, coupleurs et guides d'ondes qui répondent à ces défis. Nous avons développé une technique de miniaturisation pour des dispositifs en technologie imprimée, dans un premier temps dédiée aux fréquences inférieures à 20 GHz. Celle-ci repose sur la notion d'onde lente, définie comme la capacité d’une structure à ralentir la propagation des ondes la traversant. Une analyse théorique ainsi que des méthodes de conception ont été développées, puis validées par des mesures. Dans un second temps, nous avons proposé deux technologies distinctes permettant l'intégration de guides d'ondes performants en bande millimétrique en collaboration avec deux laboratoires partenaires. Une étude théorique, la conception de motifs de test et les résultats de mesure sont présentés. Ces travaux constituent une base pour la réalisation ultérieure en bande millimétrique de topologies miniaturisées grâce aux ondes lentes. / The last decades have seen the evolution of communication networks towardgreater complexity and efficiency, being now able to carry significant data rates. This evolution is the result of both scientific and technological breakthroughs. Thanks to the wide bandwidths available at millimeter-wave frequencies, the future generations will be able to supply for the the increasing demand in multimedia services, especially high-definition videos. The design of wireless systems which operate at high frequencies with acceptable efficiency, costs, and minimum size thus constitute a decisive challenge. In this context, this work focuses on the development of passive circuits such as filters, couplers and waveguides which address these issues. We developed a miniaturization technique for printed circuits technology, which in a first step is dedicated to frequencies below 20 GHz. This technique is based on a slow-wave concept, defined as the property of any structure which impose lower velocities to the electromagnetic waves. A theoretical analysis, as well as design methods were established and confirmed by measurements. Secondly, we proposed two distinct technological solutions for the integration of efficient waveguides at millimeter-wave frequencies. This work was achieved in collaboration with two other laboratories. A theoretical study, design of test features and measurementswere performed. These results intend to constitute a basis for the future realization of miniaturized slow-wave circuits at millimeter-wave frequency bands.