Conselho Nacional de Desenvolvimento CientÃfico e TecnolÃgico / Amid the great crisis of the energy, new methods for electric power generation, especially those do not harm the environment, are constantly sought to meet the growing need worldwide. Among them, the use of Fresnel linear concentrators becomes increasingly feasible, due to have lower cost in comparison to other types of solar concentrators. Thus, the project seeks to develop techniques that optimize use of the system where the main objective is to implement and validate the tracking system for a prototype of linear Fresnel solar concentrator, operating between approximately 7:30 and 16:30 in Fortaleza, CearÃ. For that, it used microcontrollers, sensors and motors to design a system capable of tracking Solar light system. The characterization and validation of the inductive position sensor used is also an important part of the work. To perform the tracking system, have been used a theoretical methodology for relative location of the sun, beyond the gain scheduling technique in control of employee movement. The position sensor validation have a maximum error than 0.3Â. Therefore, can consider that, with the use of the techniques employed for the achievement of system of control, the medium error obtained was about 0.06Â, making the design perform the concentration of solar rays in the absorber concentrator with a maximum deviation of 0.5Â, providing the desired reliability for system use. / Em meio Ãs grandes crises no ambiente energÃtico novos mÃtodos para geraÃÃo de energia elÃtrica, principalmente aqueles que nÃo agridem o meio ambiente, sÃo procurados constantemente para suprir a crescente necessidade mundial. Dentre eles, o uso de concentradores Solares do tipo Fresnel linear torna-se cada vez mais viÃvel, devido possuir custo inferior a outros tipos de concentradores solar. Com isso, procura-se desenvolver tÃcnicas que otimizem o uso do modelo onde o principal objetivo deste trabalho à implementar e validar o sistema de rastreamento de um protÃtipo de concentrador solar Fresnel linear, com funcionamento compreendido aproximadamente entre 7:30 e 16:30 h, na cidade de Fortaleza, CearÃ. Para tanto, utilizou-se microcontroladores, sensores e motores para projetar um sistema capaz de rastrear a luz Solar. A caracterizaÃÃo e validaÃÃo do sensor de posiÃÃo indutivo utilizado tambÃm à parte importante do trabalho. Para a realizaÃÃo do rastreamento empregou-se uma metodologia teÃrica para localizaÃÃo relativa do Sol, alÃm da tÃcnica de escalonamento de ganho no controle do movimento empregado. A validaÃÃo do sensor de posiÃÃo foi realizada encontrando-se um erro mÃximo em torno de 0,3Â. Portanto, pode-se considerar que, com a utilizaÃÃo das tÃcnicas abordadas para a realizaÃÃo do controle do sistema o erro mÃdio obtido foi cerca de 0,06Â, fazendo com que o projeto realizasse a concentraÃÃo dos raios solares no absorvedor do concentrador com um desvio mÃximo de 0.5Â, fornecendo ao sistema a confiabilidade desejada para sua utilizaÃÃo.

Este trabalho propõe a geração de uma arquitetura dedicada a aplicações específicas, baseadas no microcontrolador MCS8051. Por ser utilizado na solução de problemas em indústrias locais, este processador foi escolhido para servir como base em um sistema dedicado. O 8051 dedicado gerado deverá permitir a integração completa do sistema, proporcionando um aumento do valor agregado e, conseqüentemente, a diminuição do custo. Busca-se com a otimização da arquitetura obter um conjunto de instruções reduzido, construído com as instruções mais utilizadas em cada aplicação. O objetivo principal da otimização do conjunto de instruções está relacionado ao fato de que os circuitos decodificadores e geradores de microcódigo da parte de controle ocupam uma área significativa do processador. Uma otimização no sentido de reduzir-se o conjunto de instruções, portanto, resulta numa economia de área, o que vem de encontro com a idéia da integração completa do sistema com o processador. Um processador dedicado a aplicações específicas (ASIP) irá possuir um custo maior do que a sua versão original, devido as otimizações realizadas. Para compensar este custo, uma alternativa a seguir é a integração completa do sistema. Um Sistema Integrado para Aplicações Específicas (SIAE) torna-se desejável, pois aumentando o valor agregado do circuito possibilita-se a redução do custo pela eliminação de conexões da placa, do encapsulamento de outros circuitos, entre outros motivos. Todavia, para que um SIAE possa ser construído com um custo aceitável, é necessário que seja construído em uma área que não exceda muito a área original do processador. Tenta-se fazer isto neste trabalho, através da implementação de aplicações com poucas instruções diferentes. Por ser uma arquitetura comercial, o 8051 possui um grande parque de software desenvolvido e resolvendo problemas. Isto pode ser considerado uma vantagem pois, software básicos como por exemplo, compiladores, já estão desenvolvidos. Outra vantagem é o grande número de engenheiros treinados na sua utilização. Desse modo, torna-se necessária a criação de uma compatibilidade de software, para preservar o que já está desenvolvido. Uma vez que a programação em nível de linguagem montadora tende a constituir-se em uma tarefa cansativa e sujeita a erros, é desejável que se tenha uma compatibilidade em alto nível, ou seja, através de um compilador. Para criar a compatibilidade de SW necessária é realizada a otimização de um compilador C desenvolvido para o 8051. A escolha pela linguagem C deve-se ao fato de sua grande utilização. O compilador C otimizado procura utilizar um conjunto de instruções reduzido para obter a economia de área. Quando uma instrução necessita ser utilizada e não está presente no conjunto de instruções desejado, o compilador tenta substituí-la por outra(s). Um conjunto de instruções é utilizado para cada aplicação, sendo constituído pelas instruções mais utilizadas por esta. Para determinar as instruções mais utilizadas de cada aplicação é realizada uma análise estática sobre um código em linguagem montadora previamente compilado. As instruções implementadas serão sempre parte do conjunto de instruções original do 8051, de modo que novas instruções não serão criadas.Um programa em linguagem montadora gerado com um conjunto de instruções reduzido (RISC) normalmente terá um número maior de instruções do que o seu 10 equivalente com o conjunto de instruções completo (CISC). Isto ocorre porque possivelmente algumas substituições de uma instrução por outras, terão que ser realizadas. Como as instruções que serão utilizadas nas substituições pertencem ao conjunto de instruções original, o programa gerado com o compilador otimizado poderá executar em um tempo maior do que se fosse compilado com o código CISC. Para compensar esse atraso foi implementado um pipeline de instruções para o 8051. Este trabalho apresenta resultados da Síntese Lógica em Standard Cell e FPGA da arquitetura otimizada. Além disso, resultados de programas em linguagem montadora gerados com o compilador otimizado, são também apresentados. / This work discusses a processor for specific applications architecture, based on the MCS8051 microcontroller. This processor is used as a solution for many local industry applications, being the base of dedicated systems. The dedicated 8051 generated should allow complete integration of the system, and with the added value to the chip, reduced costs. The architecture optimization will produce as result a reduced instruction set, made by the often used instructions for each application. The main instruction set optimization goal refers to the instrucions decoders and microcode generators in the control part, because a large area in the processor is needed to implement them. Thus, a reduced instruction set will allow area savings, making possible the complete system integration in a chip. An ASIP architecture will have a higher cost than the original one. An alternative to solve this problem is add value to the chip, creating an Application Specific Integrated System (ASIS). An ASIS can be made with a acceptable cost, if it’s possible to integrate other circuits to the chip without area increase. This can be done in the area saved by using fewer implemented instructions. Because the 8051 is a commercial architecture, there is a large amount of software developed for it. This can be considered an advantage because basic softwares like compilers are available, being not necessary to create them. Another advantage refers to the large number of engineers trained to use the 8051. To preserve the already developed applications it’s necessary to mantain software compatibility. Assembler level programming is very boring an error prone task, being desirable to have software compatibility at higher levels through the use of high level languages. To create the necessary SW compatibility, a C compiler developed for 8051 was optimized. The chose for C language refers to its large utilization. The optimized C compiler tries to use a reduced instruction set, formed with the most important instructions for each application, in order ro save area. When an instruction needs to be used in an application, and it’s not present in the instruction set, the compiler tries to replace it with other instructions. The compiler will not use instructions not present in the original 8051 instruction set. So, new instrucions will be not created. To create an instruction set formed with the most important instructions for each application, a static analysis is made on a precompiled assembler source. An assembler source generated with a reduced instruction set (RISC) will probably have more instructions than the same assembler generated with a full instruction set (CISC). This can be explained because of the replacements instruction. If one instruction is replaced by other two, and these are from the original instruction set, probably the time needed to execute them would be higher. In order to deal with this problem, an instruction pipeline was implemented to the 8051. This work presents Standard Cells and FPGA results of Logic Synthesis of the optimized architecture. Also, assembly programs generated by the optimized compiler are presented.

Este trabalho trata de arquiteturas e algoritmos para o desenvolvimento de sistemas computacionais. Tais sistemas são constituídos de um microprocessador (específico ou comercialmente disponível), de seu conjunto de programas e de um HW dedicado que será utilizado para otimização do sistema. O objetivo principal desta tese é demonstrar que, presentemente, a linha divisória entre HW e SW e cada vez mais tênue, e a transição entre um e outro pode ser feita de maneira suave pelo projetista de sistemas, na busca de um ponto ótimo no balanço entre custo e desempenho. Apresenta-se em seqüência o ambiente de CAD, a classificação de rotinas e os métodos de otimização tendo em vista esta classificação para o aumento de desempenho de sistemas computacionais. A seguir são apresentadas técnicas para processadores dedicados de arquitetura Risc, visando a otimização de certos tipos de programas. Os resultados de aceleração são apresentados para um conjunto de exemplos. Tendo em vista o mercado nacional de eletrônica, fortemente baseado em microcontroladores, estudam-se e mostram-se possibilidades de otimização e integração de sistemas baseados em tais processadores, assim como a aplicabilidade das mesmas técnicas para processadores dedicados. A viabilidade técnica desta realização é discutida através de exemplos baseados em aplicações reais. Finalmente, a validação de sistemas computacionais, em especial aqueles trabalhados nesta tese, é discutida. / This work discusses architectures and algorithms for the development of computational systems, which are based on a microprocessor (custom or off-the-shelf), the set of application programs and a dedicated HW, used to increase the performance of the whole system. The goal of this work is to show that, nowadays, the division line between SW and HW is smooth, and the transition from one to the other can be achieved by the system designer using a specific CAD in order to obtain a trade-off between cost and performance. The CAD environment is presented, followed by routine classification and optimization methods based on the former classification to increase the performance of the system. Techniques devoted to systems based on dedicated Risc processors are showed next, to optimize certain type of programs. Positive results are shown for a set of examples. Since the Brazilian electronics market is strongly based on microcontrollers, the study and results of optimization techniques regarding this type of systems are also presented. The same techniques can be applied to dedicated processors as well. Results of this proposal are obtained for a set of real world examples. The last topic of this work regards the validation of computational systems, mainly those presented throughout this work.

Orientador: Elnatan Chagas Ferreira / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação / Made available in DSpace on 2018-08-24T07:37:40Z (GMT). No. of bitstreams: 1 Bacurau_RodrigoMoreira_M.pdf: 7520389 bytes, checksum: 2e88cad485dbbbdbd306a531c0ed2298 (MD5) Previous issue date: 2014 / Resumo: Neste trabalho é apresentado o desenvolvimento de um módulo medidor de energia residencial capaz de medir, além do consumo de energia total, os parâmetros elétricos necessários para a discriminação de consumo de energia por aparelho. Também é apresentado um levantamento de quais parâmetros elétricos derivados das curvas de tensão e corrente são úteis para a definição de assinatura de cargas residenciais. Os resultados dos experimentos realizados indicaram a potência ativa, a potência reativa, o fator de potência, a tensão e corrente eficazes e as cinco primeiras harmônicas ímpares do sinal de corrente como os parâmetros mais adequados para uso em sistemas não intrusivos para identificação de consumo por aparelho. Graças a técnicas de programação e decisões de projeto acertadas, foi possível desenvolver um módulo medidor de alta precisão e baixo custo, usando um microcontrolador simples e de baixo consumo. Este módulo é capaz de calcular todas as grandezas elétricas supramencionadas a frequência de 46 Hz. Os valores de tensão, corrente, fator de potência, potência ativa e potência aparente apresentaram erros inferiores a 0,3% (para cargas resistivas). O erro nas componentes harmônicas do sinal de corrente foi de 0,03% para a componente fundamental, 0,58% para a 3ª harmônica, 3,69% para a 5ª harmônica, 6,63% para a 7ª harmônica e 11,81% para a 9ª harmônica. O medidor desenvolvido será usado no projeto "Sistema Inteligente de Gestão Energética para Unidades Consumidoras de Baixa Tensão" o qual consistirá em um sistema completo de gestão de consumo de energia residencial / Abstract: We present in this project the development of a residential power meter module capable of measuring besides the total energy consumption, the electrical parameters needed for power consumption breakdown. We also present a study of which electrical features derived from current and voltage waveforms are more adequate to define signatures of residential loads. The experimental results indicated that the active power, reactive power, power factor, voltage, current and the first five odd harmonics of the current signal are good parameters to use in Non-Intrusive Load Monitoring Systems - NILM. Thanks to the use of advanced programming techniques and right design decisions, we developed, using a simple microcontroller, a high-precision, low-power and low cost smart meter. This module is capable to calculate all electrical parameters above mentioned at 46 Hz frequency. The voltage, current, power factor active and apparent power presented errors lower than 0.3% for resistive loads. The error in the harmonics of the current signal was 0.03% for the fundamental harmonic, 0.58% for the 3rd harmonic, 3.69% for the 5th harmonic, 6.63% for the 7th harmonic and 11.81% for the 9th harmonic. The smart meter presented here will be used in a larger project entitled "Intelligent Energy Management System for Consumer Units Low Voltage" which consists of a complete management system of residential energy consumption / Mestrado / Eletrônica, Microeletrônica e Optoeletrônica / Mestre em Engenharia Elétrica

La presente tesis tiene como objetivo principal desarrollar un controlador embebido, basado en un microcontrolador ATmega128, que permita controlar la posición de una mesa XY. Los objetivos específicos son:  Diseñar la tarjeta de desarrollo del ATmega128 donde se va a implementar el algoritmo de control y el perfil de velocidad.  Analizar la respuesta en lazo abierto del sistema de control.  Diseñar e implementar en un microcontrolador ATmega128 el algoritmo de control PID y el perfil de velocidad trapezoidal para controlar la posición de una mesa XY, usando el lenguaje de programación C.  Diseñar una interfaz en una PC, usando el software Labview, que le permita al usuario ingresar la posición a la cual quiere que se dirija el portaobjetos montado sobre el eje Y de la mesa XY. Se logró cumplir con todos los objetivos propuestos y luego de realizar las pruebas respectivas se llegaron a las siguientes conclusiones, que se explican más detalladamente en el documento.  En el ATmega128 se puede implementar desde un controlador de movimiento simple hasta uno complejo porque se pueden manejar hasta 6 ejes de movimiento.  El factor de conversión (mm/revolución), hallado experimentalmente, es diferente para cada eje porque uno soporta mayor carga que el otro.  Para implementar un algoritmo de control PID junto con un perfil de velocidad trapezoidal en un ATmega128 es más recomendable programarlo en lenguaje C que en lenguaje ensamblador.  No se alcanza error cero en estado estable porque la resolución de la señal PWM no es la óptima, pero la precisión final es aceptable.

En el presente trabajo de tesis se diseñará e implementará un módulo educativo que mostrará la experiencia del lanzamiento parabólico de objetos. El sistema consiste en una barra acoplada a un motor eléctrico que hará que el proyectil, bola de acero, genere un movimiento circular. Al llegar la barra a cierto grado, esta es detenida y el proyectil realiza el movimiento parabólico. El módulo educativo tendrá un plano horizontal de forma circular sobre el cual impactará el proyectil. El módulo tendrá un diámetro de 1.6 metros y contará con un sistema de lanzamiento actuado por un motor de corriente continua y un motor a pasos a través de una interfaz vía computadora. Para el desarrollo de la tesis se han planteado los siguientes objetivos: realizar el modelamiento matemático de las características estáticas y dinámicas del sistema, desarrollar la interfaz gráfica para el accionamiento, desarrollar los algoritmos de control, implementar el módulo, realizar las pruebas de evaluación y documentarlas. El módulo educativo servirá para hacer demostraciones tanto de movimiento parabólico como demostraciones de control de motores.

El tema del estudio se enfoca en el monitoreo de las señales eléctricas como lo son la potencia, el voltaje y la corriente así como los parámetros físicos de temperatura, presión de aceite entre otros, por medio de microcontroladores y circuitos integrados de bajo costo. Se ha planteado una solución con dos módulos del tipo Maestro-Esclavo. El módulo esclavo va conectado directamente al grupo electrógeno, mientras que el módulo maestro se encuentra en un tablero remoto conectado al módulo esclavo por medio de un bus RS-485.

La presente tesis plantea el diseño de un sistema de monitoreo submarino por video para el estudio de artes de pesca, con la finalidad de adicionar un equipo de monitoreo a las investigadores.

Hoy en día, las industrias son cada vez más activas, más aún en nuestro país se está produciendo grandes avances en distintos rubros industriales gracias a las inversiones que se han realizado. Se genera entonces la necesidad de tener un control correcto y efectivo en estos procesos para hacerlos óptimos, es así que aparecen los sistemas de diagnósticos de fallas para mejorar las capacidades de los sistemas de control. Para lograr que los sistemas de diagnósticos de fallas sean adecuados para cada proceso y cumplan su propósito se desarrollan sistemas de emulación de falla, que permiten evaluar y de ser necesario corregir, los sistemas de diagnóstico de falla. En el presente trabajo de tesis se presenta el diseño e implementación de un sistema de emulación de fallas para una planta intercambiadora de calor, específicamente en las bombas centrífugas y válvulas que se encuentran en esta. La emulación de fallas para bombas centrífugas se basó en el método de detección por análisis de vibraciones y en el caso de las válvulas en la falla de fricción estática. Los trabajos realizados incluyen, el estudio de los requisitos de condición de falla que aparecen en los instrumentos de una planta intercambiadora de calor (bombas centrifugas y válvulas), el diseño de circuitos para generación de señales de falla y de dos canales de generación de fallas (uno para bomba centrifugas y otro para válvulas). El sistema de emulación de fallas desarrollado funciona de manera correcta, emula de manera correcta las fallas de desequilibrio, desalineación y falla eléctrica en el caso de las bombas centrífugas y genera la señal adecuada para válvulas.

El presente proyecto de tesis tiene como objetivo diseñar un sistema electrónico capaz de leer los parámetros críticos (temperatura, pH y nivel de agua en el tanque) que influyen en la crianza de peces Tilapia en la Planta piloto de recirculación instalada en la PUCP. Una vez leídos, estos pasan a ser procesados y transmitidos en paquetes de datos hacia una red de área local (LAN). El sistema de monitoreo hará la función de un servidor Web, encargado de atender las solicitudes de los usuarios en la red y proporcionarles la información que requieran sobre la Planta por medio de paginas Web. El trabajo de tesis consiste en el estudio sobre sistemas integrados de monitoreo aplicados en la acuicultura, el diseño de los módulos encargados de la adquisición y acondicionamiento de las señales correspondientes a los parámetros críticos de la Planta. También se seleccionó el Módulo integrado encargado de procesar las señales adquiridas y enviarlas a dispositivos que se encuentran en red. Finalmente se implemento el sistema completo en la Planta, y se probo su funcionalidad con la visualización de los parámetros en una computadora personal instalada en el pabellón de la especialidad.