Spelling suggestions: "subject:"microextracción"" "subject:"hidroextracción""
11 |
Trade off entre el método de tajeo por subniveles y el corte y relleno ascendente para minar la Veta Thalia de una mina subterráneaDiaz Huamani, William Rodrigo 17 February 2021 (has links)
En la actualidad, la mina subterránea en estudio viene explotando vetas de poca potencia (menores a 2 metros) y calidad de macizo rocoso regular por el método de corte y relleno ascendente, método que si bien es cierto nos da una mayor seguridad en la planificación puesto que se tiene un aporte de mineral más constante que otros métodos, presenta ciclos de minado bastante largos, uso de mano de obra extensiva y una productividad media en comparación a otros métodos.
En ese sentido el presente trabajo de investigación busca determinar el método más económico, con mayor productividad y seguridad para explotar la Veta Thalia, una veta con características similares a las descritas anteriormente. De acuerdo a lo mencionado, nace la idea de realizar un análisis para comparar el método de explotación actual con otro de carácter masivo. Es así que se usó el método de Nicholas para determinar posibles métodos tentativos, los cuales fueron contrastados con los métodos que viene aplicando la empresa minera en estudio; dando como resultado a los más óptimos el método de taladros largos y corte y relleno ascendente.
Realizando un Trade off entre los métodos mencionados anteriormente, se determinó que el método de corte y relleno ascendente es la mejor opción para explotar la Veta Thalia puesto tiene un VPN de $11,149,460, un monto mayor en 9% a lo obtenido por el método de taladros largos.
|
12 |
Diseño de un sistema automatizado de monitoreo y control de humedad y PH del regadío sobre una pila mineral para extraer oro por lixiviaciónSaravia Conislla, Jean Pierre 29 March 2021 (has links)
La extracción de recursos minerales por parte de las empresas mineras conlleva una inversión
de recursos económicos elevados por lo que el control óptimo de dicho proceso se convierte en
una necesidad primaria para la empresa puesto que permite que los recursos invertidos sean
utilizados eficientemente en el desarrollo de dicho proceso a fin de obtener los mejores
beneficios para la empresa.
El siguiente trabajo de investigación y desarrollo tiene como desafío reducir el consumo de
material lixiviante utilizado para el regadío sobre la pila de lixiviación. Se toma de muestra una
hectárea, 10000m2, para realizar el trabajo de investigación.
La solución propuesta se basa en el diseño de un sistema automatizado para riego por goteo
controlado desarrollado en base a la plataforma de desarrollo libre Arduino Uno. El mineral
que se desea extraer de la pila es el oro, se escogió este metal puesto que, conjuntamente con
el cobre, son los minerales de mayor valor económico para el Perú.
El objetivo principal del sistema es medir la humedad y el pH en la pila, estas variables serán
las que representen a las variables del proceso. Estas emiten señales eléctricas las cuales serán
procesadas para ser interpretadas por el controlador. Tanto el nivel de humedad, así como el
nivel de pH son comparados con niveles de referencia, de esta manera el controlador tomará
una decisión acerca del funcionamiento del actuador las cuales estarán representadas por
válvulas solenoides. La operación de estas válvulas es de apertura y cierre de la misma, con la
finalidad de limitar el flujo de material lixiviante que será goteada hacia la pila mineral.
Además, se desarrollará un software de monitorio basado en el programa LabView, la cual
permite visualizar las variables involucradas en el proceso en una interfaz gráfica. De esta
manera, el usuario puede llevar un seguimiento del proceso de riego, así como conocer el estado
actual de la humedad y el pH en la pila.
|
13 |
Diseño de la arquitectura de un extractor de endmembers de imágenes hiperespectrales sobre un FPGA en tiempo realLuis Peña, Christian Jair 27 November 2018 (has links)
El presente trabajo consiste en el dise˜no hardware de un extractor de endmembers
para im´agenes hiperespectrales en tiempo real empleando el algoritmo N-FINDR. Para
comprobar la efeciencia de la arquictectura se utiliz´o la imagen hiperespectral Cuprite la
cual tiene un tama˜no de 350 350 y fue capturada por el sensor aerotransportado AVIRIS,
el cual escanea una columna de 512 p´ıxeles en 8.3ms. Por ende, el procesamiento de la
referida imagen se realizar´a en menos de 1.98 segundos para alcanzar el tiempo real.
En primer lugar, el algoritmo fue analizado por medio del entorno de programaci´on
MATLAB® con el fin de identificar los procesos m´as costosos computacionalmente para
optimizarlos. Adem´as, se realiz´o el estudio de una nueva forma de eliminaci´on de pixeles
en el an´alisis por medio de un pre-procesamiento con la intenci´on de reducir el tiempo de
ejecuci´on del algoritmo. Posteriormente, se analiz´o el proceso m´as costoso
computacionalmente y se propuso un dise˜no algor´ıtmico para mejorar la velocidad del
proceso. En segundo lugar, se realiz´o la s´ıntesis comportamental de la aplicaci´on
software con la finalidad de obtener una arquitectura hardware del sistema. La
arquitectura fue descrita utilizando el lenguaje de descripci´on de hardware Verilog.
Finalmente, el dise˜no se verific´o y valid´o mediante la herramienta ISim de Xilinx, a
trav´es del uso de testbenches, realizando la sintesis de la arquitectura dise˜nada sobre un
FPGA Virtex 4 utilizado el software ISE de la empresa Xilinx obteniendo una frecuencia
de operaci´on estimada de 69.4Mhz, que representa un 64% de mejora, respecto de la
referencia [1], llegando a procesar una imagen hiperespectral en 17.98 segundos. Sin
embargo, con esta frecuencia no es posible alcanzar el procesamiento en tiempo real
esperado utilizando la familia Virtex 4. La arquitectura dise˜nada, fue optimizada
utilizando paralelismo de operaciones, lo cual hace que se incremente el ´area de dise˜no,
excediendo el l´ımite de slices disponibles en el modelo Virtex 4 utilizando en la
referencia [1], por ello se identific´o mediante las hojas de datos de la familia Virtex que
el FPGA m´as id´oneo para soportar la arquitectura dise˜nada es la Virtex 7 modelo
XC7VX980T que supera los 71,096 slices que requiere la presente arquitectura,
obteniendo una frecuencia de operaci´on de 112.819MHz.
|
Page generated in 0.0871 seconds