L’évolution des technologies silicium rend aujourd’hui possible le développement de nombreuses applications dans les domaines millimétriques tels que pour les systèmes de communication à très haut débit. Cette évolution se caractérise par une croissance des performances en fréquence des transistors disponibles dans ces technologies et nécessite la mise en place d’outils de mesure performants pour valider la modélisation et l’optimisation technologique de ces dispositifs. La caractérisation load-pull est une méthode incontournable pour modéliser le comportement en fort signal des transistors. En bande G [140-220 GHz], l’environnement de mesure classiquement disponible n’a plus les performances requises pour ce type de caractérisation compte tenu des pertes dans les accès au dispositif sous test. Ce travail de thèse a pour objectif de lever ce verrou en proposant de réaliser, en technologie BiCMOS 55 nm de STMicroelectronics, un banc load-pull entièrement intégré sur silicium afin d’être au plus près du dispositif à caractériser. Le mémoire est articulé autour de quatre chapitres. Le premier chapitre présente l’état de l’art de l’instrumentation actuellement disponible pour la caractérisation en puissance aux fréquences millimétriques et leurs limitations. Le second chapitre détaille la conception et la caractérisation des blocs constituant le banc intégré : le tuner et la source MMW de puissance. Le troisième chapitre décrit la réalisation et les performances du détecteur de puissance. Enfin, le quatrième chapitre présente le banc complet et son application à la caractérisation en bande G d’un dispositif bipolaire disponible dans la technologie BiCMOS 55 nm. / The evolution of silicon technologies now makes possible the development of many applications in the millimeter areas such as high speed communication systems. The evolution of these silicon technologies is characterized by the increase of the transistor performances with the frequency that requires the development of efficient radiofrequency measurement tools for accurate modeling of active components or the optimization of integrated circuits. In this framework, the load-pull characterization is an essential method to model the behavior of transistors in nonlinear region. In the G Band, the classical measurement environment typically available has not the required performance for this kind of characterization due to the losses in the accesses to the device under test. The aim of this thesis is to lift this lock by offering, in the STMicroelectronics BiCMOS 55 nm technology, a fully integrated load-pull characterization bench on silicon in order to be as close as possible to the device to characterize. The thesis manuscript is divided into four chapters. The first chapter presents the state of the art of the currently available instrumentation for power characterization at millimeter wave frequencies band and their limitations, which leads to the G band characterization bench specifications. The second chapter details the design and characterization of the mains blocks constituting the integrated bench: the tuner and the mmw power source. The third chapter present the design and characterization of the power detector. Finally, the fourth chapter presents the complete bench and its application with the G band load-pull characterization of a transistor bipolar device.

L'efficacité énergétique est devenue une métrique clé de la performance des systèmes sur puce numériques, en particulier pour les applications tirant leur énergie de batteries ou de l'environnement. La miniaturisation technologique n'est plus suffisante pour atteindre les niveaux de consommation requis. Ce travail de recherche propose ainsi de nouvelles conceptions de circuits pour la génération d'horloge flexible, la mesure de puissance et de température ainsi que l'intégration de ces blocs au sein de systèmes sur puce complets.Le multiplieur de fréquence innovant en boucle ouverte proposé permet l'adaptation rapide de la fréquence générée (53MHz 0.5V - 889MHz 0.9 V). Sa surface réduite (981µm2) et faible consommation (0.45pJ/cycle à 0.5 V) facilitent son intégration dans des systèmes à basse consommation. Le capteur de puissance instrumente un convertisseur de tension switched-capacitor; validé sur deux architectures différentes, il permet une mesure de la puissance d'entrée et de sortie avec une précision de 2.5% à 6%. Enfin, un nouveau principe de capteur de température est proposé. Il exploite une méthode de calibration par body-biasing sur caisson n et un système numérique intégré pour la compensation de non-linéarité. Enfin, cette thèse illustre la manière dont ces circuits peuvent être intégrés pour assurer la gestion de consommation de systèmes complexes. Un travail de modélisation du body-biasing est proposé, illustrant sa complémentarité avec la gestion de tension d'alimentation. Puis trois exemples de stratégies de gestion de la consommation sont proposées au sein de systèmes complets. / Energy efficiency has become a key metric for digital SoC, especially for applications relying on batteries or energy harvesting. Hence, this work proposes new designs for on-chip flexible clock generator, power monitor and temperature sensor as well as the integration of those blocks within complete SoC.The novel open-loop clock multiplier architecture enables fast frequency scaling and is implemented to operate on the same voltage-frequency range as a digital core ((53MHz 0.5V - 889MHz 0.9 V). The achieved extremely low area (981µm2) and power consumption 0.45pJ/cycle 0.5 V) also ease its integration within low power SoC. The proposed power monitor instruments switched capacitor DC-DC converters, which are standard components of low voltage SoCs. The monitor has been demonstrated over two different converters topologies and provides a measurement of both the converter input and output power within 2.5% to 6% accuracy. Last, a new principle of temperature sensor is proposed. It leverages single n well body-biasing for calibration and integrated digital logic for large non-linearity correction. It is expected to achieve within 1C accuracy 0.1nJ / sample and 225 µm2 probe area. Then, this work illustrates how those circuits can be integrated within complex SoCs power management strategies. First, a modeling study of body biasing highlights the benefits it can provide in complement to voltage scaling, accounting for a wide temperature range. Last, three example of power management are proposed at SoC level.