Au cours des procédés de forgeage et d'usinage, le matériau subit des déformations rapides et importantes provoquant des échauffements localisés, des changements microstructuraux et de l'endommagement. La modélisation de tels phénomènes nécessite la connaissance précise des lois de comportement et d'endommagement sur une très large gamme de déformations, vitesses de déformation, et températures. Des essais de compression conduits en utilisant le simulateur thermomécanique GLEEBLE et le banc d'Hopkinson sur deux aciers, 42CrMo4 et 100Cr6, et un alliage d'aluminium 2017-T4, permettent de distinguer trois domaines de comportement : à froid, à mi-chaud et à chaud. Les phénomènes microstructuraux rencontrés dans chaque domaine sont analysés et reliés au comportement rhéologique observé. Après une comparaison de différents modèles de la littérature, un modèle empirique est proposé. Il rend efficacement compte de la compétition entre l'écrouissage et l'adoucissement et permet de refléter, via un couplage, les effets de température et de vitesse de déformation. Une caractérisation des mécanismes d'endommagement est conduite, à froid, à l'aide d'essais de traction in situ dans un Microscope Electronique à Balayage et de la méthode de corrélation d'images numériques. En température, des essais de traction sur éprouvettes axisymétriques entaillées sont utilisés. Deux modèles d'endommagement sont identifiés et analysés, le critère de rupture découplé de Johnson-Cook et le modèle micromécanique couplé de Gurson-Tvergaard-Needleman. Les différents modèles de comportement étudiés sont enfin utilisés et discutés dans le cadre de simulations Eléments Finis de la coupe orthogonale, du cisaillement sur éprouvette " chapeau " et du bipoinçonnement.

Les procédés de fabrication, du fait de leurs imperfections, conduisent à des dispersions des dimensions par rapport au nominal ainsi qu’à une variabilité de celles-ci d’un produit à un autre. Pour les machines électriques, ces imperfections peuvent conduire à des excentricités entre le rotor et le stator ou à des déformations de la surface intérieure du stator (défaut de forme). Dans la littérature, les travaux se focalisent surtout sur l’étude des effets néfastes dus à l’excentricité et pas sur les défauts de forme. De plus, ces travaux sont souvent basés sur une approche déterministe négligeant la variabilité qui peut apparaitre dans le cas de la production de masse. L’objectif de la thèse est donc de mettre en place une méthodologie basée sur une approche probabiliste permettant de quantifier l’effet des imperfections des procédés de fabrication sur la géométrie d’une machine électrique et d’en évaluer l’impact sur les performances. Pour cela, une campagne de mesures dimensionnelles a été effectuée sur 50 machines électriques permettant de caractériser les principaux défauts comme l’excentricité et la déformation de la surface intérieure du stator. Des modèles probabilistes de ces défauts ont été proposés permettant de prendre en compte leur variabilité. L’utilisation d’un modèle numérique de la machine électrique combiné avec des techniques d’approximation creuse ont permis d’évaluer l’influence de ces défauts sur les grandeurs d’intérêt comme la FEM ou le couple. / Due to their imperfections, manufacturing processes lead to deviations on the dimensions which are not equal to their nominal value and as well as a variability on the dimensions from one product to another in the case of mass production. For electrical machines, these imperfections can cause an eccentricity between the rotor and the stator or shape default like the deformation of the inner surface of the stator. In the literature, research focuses mainly on the study of detrimental effects due to the eccentricity but not on shape default. In addition, this research is often based on a deterministic approach neglecting the variability that can arise especially in mass production. The aim of the thesis is to develop a methodology based on a probabilistic approach to quantify on the performances of an electrical machine the effect of imperfections of manufacturing processes on the geometry. First, a campaign of measurements was performed on 50 electrical machines for characterizing the main defaults such as the eccentricity and the deformation of the inner surface of the stator. Probabilistic models of these defaults have been proposed for taking into account their variability. A numerical model of the electrical machine combined with sparse approximation techniques were used to quantify the influence of these defaults on quantities of interest such as EMF or torque.

Les capteurs d'images CMOS ont connu au cours des six dernières années une réduction de la taille des pixels d'un facteur quatre. Néanmoins, cette miniaturisation se heurte à la diminution rapide du signal maximal de chaque pixel et à l'échange parasite entre pixels (diaphotie). C'est dans ce contexte qu'a été développé le Pixel à Tranchées Profondes Capacitives et Grille de Transfert verticale (pixel CDTI+VTG). Basé sur la structure d'un pixel « 4T », il intègre une isolation électrique par tranchées, une photodiode profonde plus volumineuse et une grille verticale permettant le stockage profond et le transfert des électrons. Des procédés de fabrication permettant cette intégration spécifique ont tout d'abord été développés. Parallèlement, une étude détaillée des transistors du pixel, également isolés par CDTI a été menée. Ces tranchées capacitives d'isolation actionnées en tant que grilles supplémentaires ouvrent de nombreuses applications pour un transistor multi-grille compatible avec un substrat massif. Un démonstrateur de 3MPixels intégrant des pixels d'une taille de 1.75*1.75 μm² a été réalisé dans une technologie CMOS 120 nm. Les performances de ce capteur ont pu être déterminées, en particulier en fonction de la tension appliquée aux CDTI. Un bas niveau de courant d'obscurité a tout particulièrement été obtenu grâce à la polarisation électrostatique des tranchées d'isolation / CMOS image sensors showed in the last few years a dramatic reduction of pixel pitch. However pitch shrinking is increasingly facing crosstalk and reduction of pixel signal, and new architectures are now needed to overcome those limitations. Our pixel with Capacitive Deep Trench Isolation and Vertical Transfer Gate (CDTI+VTG) has been developed in this context. Innovative integration of polysilicon-filled deep trenches allows high-quality pixel isolation, vertically extended photodiode and deep vertical transfer ability. First, specific process steps have been developed. In parallel, a thorough study of pixel MOS transistors has been carried out. We showed that capacitive trenches can be also operated as extra lateral gates, which opens promising applications for a multi-gate transistor compatible with CMOS-bulk technology. Finally, a 3MPixel demonstrator integrating 1.75*1.75 μm² pixels has been realized in a CMOS 120 nm technology. Pixel performances could be measured and exploited. In particular, a low dark current level could be obtained thanks to electrostatic effect of capacitive isolation trenches

Les progrès de la microélectronique imposent de faire évoluer les mémoires vers des dispositifs rapide et à haute densité d'intégration. Cependant, l'obtention de produits fiables passe en premier lieu par le développement des procédés de fabrication, la compréhension des problèmes de fiabilité et l'analyse physique de défaillances. Les travaux réalises durant cette thèse portent ainsi sur l'analyse de défauts et la caractérisation physique de cellules mémoires par microscopie électronique en transmission. Quatre thèmes de recherche ont été abordés. Le premier porte sur l'étude des dégradations microstructurales de cellules EEPROM produites par la société STMicroelectronics après sollicitations électriques et thermiques. Ensuite, l'architecture innovante SQeRAM, développée par STMicroelectronics, a été caractérisée, le but étant d'appréhender la microstructure des zones de stockage de charges, et de comprendre l'origine physique des performances en rétention de ces dispositifs. Une collaboration avec Crocus Technology nous a permis ensuite de participer au développement des procédés de fabrication d'une nouvelle génération de mémoires magnétorésistives (TA-MRAM). Ici, la microstructure de différents empilements magnétiques constituant les éléments de mémorisation de ces dispositifs a été caractérisée. Enfin, le dernier axe de recherche abordé concerne une nouvelle génération de mémoires macromoléculaires non volatiles à commutation de résistance basée sur le complexe organométallique CuTCNQ et sa croissance dans des structures d'interconnexion a été étudiée selon divers procédés développés à l'IMEC et à l'Université technique d'Aachen

L’accroissement du champ d’application et de la performance des microcontrôleurs s’accompagne d’une augmentation de la puissance consommée limitant l’autonomie des systèmes nomades (smartphones, tablettes, ordinateurs portables, implants biomédicaux, …). L’étude menée dans le cadre de la thèse, consiste à réduire la consommation dynamique des circuits fabriqués en technologie CMOS 80 nm avec mémoire non-volatile embarquée (e-NVM) ; à travers l’amélioration des performances des transistors MOS. Pour augmenter la mobilité des porteurs de charge, des techniques de fabrication utilisées dans les nœuds les plus avancés (40 nm, 32 nm) sont d’abord étudiées en fonction de différents critères (intégration, coût, gain en courant/performance). Celles sélectionnées sont ensuite optimisées et adaptées pour être embarquées sur une plate-forme e-NVM 80 nm. L’étape suivante est d’étudier comment transformer le gain en courant, en gain sur la consommation dynamique, sans dégrader la consommation statique. Les approches utilisées ont été de réduire la tension d’alimentation et la largeur des transistors. Un gain en consommation dynamique supérieur à 20 % est démontré sur des oscillateurs en anneau et sur un circuit numérique conçu avec près de 20 000 cellules logiques. La méthodologie appliquée sur le circuit a permis de réduire automatiquement la taille des transistors (évitant ainsi une étape de conception supplémentaire). Enfin, une dernière étude consiste à optimiser la consommation, les performances et la surface des cellules logiques à travers des améliorations de conception et une solution permettant de réduire l’impact de la contrainte induite par l’oxyde STI. / The increase of the scope of application and the performance of microcontrollers is accompanied by an increase in power consumption reducing the life-time of mobile systems (smartphones, tablets, laptops, biomedical implants, …). Here, the work consists of reducing the dynamic consumption of circuits manufactured in embedded non-volatile memories (e-NVM) CMOS 80 nm technology by improving the performance of MOS transistors. In order to increase the carriers’ mobility, manufacturing techniques used in the most advanced technological nodes (40 nm, 32 nm) are firstly studied according to different criteria (process integration, cost, current/performance gain). Then, selected techniques are optimized and adapted to be used on an e-NVM technological platform. The next step is to study how to transform the current gain into dynamic power gain without impacting the static consumption. To do so, the supply voltage and the transistor widths are reduced. Up to 20 % in dynamic current gain is demonstrated using ring oscillators and a digital circuit designed with 20,000 standard cells. The methodology applied on the circuit allows automatic reduction to all transistor widths without additional design modifications. Finally, a last study is performed in order to optimize the consumption, the performance and the area of digital standard cells through design improvements and by reducing the mechanical stress of STI oxide.