Tese de mestrado. Engenharia Electrotécnica e de Computadores (Área de especialização em Sistemas Digitais e Informática Industrial). Faculdade de Engenharia. Universidade do Porto. 2007

Tese de mestrado integrado. Engenharia Mecânica (Opção de Automação). Faculdade de Engenharia. Universidade do Porto. 2010

Tese de mestrado integrado. Engenharia Electrotécnica e de Computadores (Major Automação). Faculdade de Engenharia. Universidade do Porto. 2010

Made available in DSpace on 2016-06-02T19:04:00Z (GMT). No. of bitstreams: 1 6812.pdf: 4823701 bytes, checksum: d6b0f954a2db7f87a5e2bcda3295cb11 (MD5) Previous issue date: 2014-05-30 / Context: Usually, developers of Embedded Systems (ESs) start the development from models next to the code generation phase, for example, SysML diagrams and Simulink models. Despite the whole use of these models by the ES community, there is a lack of Verification and Validation activities (V&V). The certification standards operate, mainly, on code level. Aim:to define a family of reading techniques Reading Techniques for SysML and Simulink (RTSS) that supports the inspection of these diagrams and models, aiming to improve the process and product quality through defects identification, as soon as artifacts are elaborated. Method: the reading techniques were defined based on a systematic process and they support pairs of artifacts. They take some international certification standards into account, as well as elements from the structure of SysML and Simulink languages. Besides, aiming to suggest the use of these techniques inside a development process, the SYSMOD process was took as reference, since it adopts SysML diagrams and Simulink models along its phases. For evaluating the RTSS techniques two controlled experiments and three case studies were conducted as the techniques were elaborated. Results: the results showed that it is feasible to use the techniques and that they are able to detect defects on the pair of artifacts for the ones they were designed. In addition, it was observed that defects that were not identified and corrected inside the phase they were generated, were propagated to the subsequent phases. Conclusion: Based on these results, we can conclude that the RTSS techniques are able to detect defects as the artifacts are elaborated, avoiding their propagation to further phases. This fact can improve both the process and the product besides minimize the rework and the cost of correcting defects in further phases. Finally, we observed that the techniques can be applied even the SYSMOD process is not being used. In this case, it is enough that the pair of artifacts dialed by each technique is available. / Contexto:Em geral, os desenvolvedores de Sistemas Embarcados (SEs) iniciam tais sistemas a partir da elaboração dos diagramas mais próximos da fase de geração de código, como por exemplo, alguns diagramas SysML e o modelo Simulink. Apesar do amplo uso de tais diagramas pela comunidade de SEs, observa-se uma carência por atividades de Verificação e Validação (V&V). As normas de certificação existentes atuam, principalmente, no nível de código. Objetivo:definir uma família de técnicas de leitura Reading Techniques for SysML and Simulink (RTSS) que dê suporte à atividade de inspeção desses tipos dos diagramas, com o intuito de melhorar a qualidade do processo e do produto gerado, identificando defeitos tão logo os artefatos sejam construídos. Metodologia: as técnicas de leitura foram definidas por meio de um processo sistemático e dão suporte à inspeção de pares deartefatos. Elas levam em consideração algumas normas internacionais de certificação de SEs, além de elementos pertinentes às estruturas das linguagens SysML e Simulink. Além disso, para propiciar o uso das técnicas ao longo de um processo de desenvolvimento, utilizou-se como referência o processo SYSMOD, que adota diagramas SysML e modelos Simulink ao longo de suas fases. Para avaliar as técnicas RTSS foram conduzidos dois experimentos controlados e três exemplos de aplicação,à medida que as técnicas foram elaboradas.Resultados: os resultados mostraram que as técnicas são viáveis de serem utilizadas e que elas são capazes de identificar defeitos nos pares de artefatos para os quais elas foram projetadas. Além disso, constatou-se que defeitos que não foram identificados e corrigidos em uma determinada fase do desenvolvimento, foram propagados para fases subsequentes. Conclusão: Com base nesses resultados, pode-se concluir que as técnicas RTSS são capazes de detectar defeitos à medida que os artefatos são construídos, evitando que eles sejam propagados para fases futuras. Isso pode melhorar a qualidade do processo e do produto e pode também minimizar o retrabalho e o custo de se corrigir um defeito em fases adiantadas. Adicionalmente, as técnicas podem ser aplicadas mesmo que o processo SYSMOD não seja adotado, bastando que se tenha disponível o par de artefatos que é tratado em cada uma das técnicas.

Made available in DSpace on 2016-06-02T19:06:07Z (GMT). No. of bitstreams: 1 5452.pdf: 2351043 bytes, checksum: 0d55a4fbf3ab7f02e097b7df0101db3c (MD5) Previous issue date: 2011-12-13 / Financiadora de Estudos e Projetos / Embedded systems (ES) has become more important to everyday life due to technology advance and increasing application field. Engineers start ES development using tools like Matlab/Simulink. Usually, Simulink models are low level abstraction models following an ad-hoc design, which difficult the model comprehension. Hence, new trends start to apply software engineering to support ES design. Goal: This work was developed in a research group that is defining a development process to support ES development from initial phases to Simulink models implementation. Particularly, this works goal is to explore UML Statchart technique to depict Simulink models in a high level abstraction view, and become the group s desired component part of the process. Method: The investigation process was conducted in three actions exploring UML Statchart based in the Research Action methodology: (i) a reengineering activity starting from Simulink model; (ii) a forward engineering starting from a requirement document; and (iii) a survey investigating the use of UML Statechart by ES developers. Outcomes: The first and second action showed that UML Statechart is an appropriated technique to depict the application behavior, contributing to implement Simulink models. It also organizes Simulink models and facilitates the system comprehension as a whole. Conclusion: Due to the conducted actions outcomes, UML Statechart can be considered as a candidate to compose one of the artifacts to be implemented during the process that is being defined by the research group. However, this work conducted investigations are limited to two system applications, needing to accomplish more complement studies, we can say that Simulink models implemented with support of UML Statechart, are better structured and more comprehensive. This features an increasing quality in ES design. / Os sistemas embarcados (SE) têm se tornado cada vez mais presentes na vida das pessoas em decorrência dos avanços tecnológicos e do aumento na diversidade em suas áreas de aplicação. Em geral, os desenvolvedores desse tipo de sistema iniciam o desenvolvimento com o uso de ferramentas do tipo Matlab/Simulink, elaborando modelos em um nível baixo de abstração, que são construídos de forma desorganizada, o que dificulta o entendimento da aplicação. Em decorrência disso, observam-se iniciativas de uso da engenharia de software nesse tipo de sistema. Objetivo: O grupo de pesquisa no qual este trabalho foi desenvolvido está definindo um processo para o desenvolvimento de SEs que dê suporte das fases iniciais até a construção dos modelos Simulink. Em particular, este trabalho tem o objetivo de explorar o uso da UML Statechart para retratar o modelo Simulink em um nível mais alto de abstração, tornando-se então um dos componentes do processo almejado pelo grupo. Método: Para fazer essa investigação, utilizou-se a metodologia Pesquisa-Ação e três ações foram conduzidas, explorando-se a UML Statechart em: (i) uma atividade de reengenharia, partindo do Simulink e reestruturando-o; (ii) em uma atividade de engenharia avante, partindo de um documento de requisitos; e (iii) em um survey, caracterizando o uso da UMS Statechart por desenvolvedores de SEs. Resultados: Nas duas primeiras ações, a UML Statechart se mostrou apropriada para representar o comportamento da aplicação, de forma a contribuir na construção do modelo Simulink, facilitando a compreensão do sistema como um todo e permitindo a elaboração de um Simulink mais organizado. Conclusões: Os resultados obtidos nas ações permitem considerar que a UML Statechart é uma forte candidata para compor um dos artefatos a serem construídos durante o processo que está sendo definido pelo grupo de pesquisa. Embora as investigações conduzidas neste trabalho estejam limitadas a duas aplicações, requerendo que outros estudos sejam realizados, pode-se dizer que os modelos Simulink construídos com o apoio do modelo UML Statechart são mais estruturados e mais compreensíveis. Isso caracteriza uma melhora de qualidade no desenvolvimento de SEs.

O ultrassom (US) é uma técnica bem consolidada que vem sendo amplamente utilizada para teste, caracterização e visualização de estruturas internas de materiais biológicos e não biológicos. Na Universidade Tecnológica Federal do Paraná, o grupo de pesquisa do US desenvolveu o sistema ULTRA-ORS que, apesar de adequado para pesquisa relacionada à excitação e recepção multicanal, possui tempo de computação muito elevado, devido a processamento em computador pessoal. Este trabalho apresenta a modelagem, implementação e validação de um sistema de processamento digital de sinais baseado em dispositivo FPGA (Field-Programmable Gate Array) de alto desempenho para reconstrução de imagens por US através da técnica beamforming. O software Simulink e a ferramenta DSP Builder foram empregados para simulação e transformação dos seguintes modelos em linguagem de descrição de hardware: filtro digital FIR (Finite Impulse Response), filtro de interpolação CIC (Cascaded Integrator-Comb), atraso variável, apodização, somatório coerente, decimação, demodulação com detecção de envoltória e compressão logarítmica. Após validação no Simulink, o projeto foi sintetizado para uma FPGA Stratix IV e implementado na placa Terasic DE4-230. A ferramenta SignalTap II do software Quartus II foi utilizada para aquisição dos sinais processados pela FPGA. Para avaliação gráfica e quantitativa da acurácia deste método, foram empregados dados brutos reais de US, adquiridos do ULTRA-ORS com frequência de amostragem de 40 MHz e resolução de 12 bits, e a função de custo da raiz quadrada do erro quadrático médio normalizado (NRMSE) em comparação com as mesmas funções implementadas através de scripts no Matlab. Como resultado principal do modelamento, além das respostas individuais de cada bloco implementado, são apresentadas as comparações entre as imagens reconstruídas pelo ULTRA-ORS e pelo processamento em FPGA para quatro janelas de apodização. A excelente concordância entre os resultados simulados e experimentais com valores de NRMSE inferiores à 6,2% e latência total de processamento de 0,83 µs corroboram a simplicidade, modularidade e efetividade do modelamento proposto para utilização em pesquisas sobre o processamento de sinais de US para reconstrução de imagens em tempo real. / Ultrasound (US) is a well-established technique that has been widely used for testing, characterizing and visualizing internal structures of biological and non-biological material. The US research group of the Federal University of Technology - Paraná developed the ULTRA-ORS system, which, although suitable for research related to multichannel excitation and reception, uses a large computing time, due to the personal computer processing. This research presents the modeling, implementation and validation of a digital processing system of signals based on a FPGA (Field-Programmable Gate Array) device of high performance for the reconstruction of images through US, using the beamforming technique. The software Simulink and the tool DSP Builder were used for simulation and transformation of the following models in hardware description language: digital filter FIR (Finite Impulse Response), CIC (Cascaded Integrator-Comb) Interpolation filter, variable delay, apodization, coherent summation, decimation, demodulation with envelope detection and logarithmic compression. After the Simulink validation, the design was synthesized for a Stratix IV FPGA and implemented on the Terasic DE4-230 board. The tool SignalTap II in the software Quartus II was used to acquire the processed signals from the FPGA. For the graphic and quantitative evaluation of the accuracy of this method, we used real raw US data, acquired from the ULTRA-ORS with sampling frequency of 40 MHz and 12-bit resolution, and the normalized root mean squared error (NRMSE) in comparison with the same functions implemented through scripts in Matlab. As a main result of the modeling, in addition to the individual responses of each implemented block, comparisons between the reconstructed images by ULTRA-ORS and FPGA processing for four apodization windows are presented. The excellent agreement between the simulated and experimental results with NRMSE values lower than 6.2% and total processing latency of 0.83 µs corroborates the simplicity, modularity and effectiveness of the proposed modeling for use in US signal processing research for real-time image reconstruction.

O ultrassom (US) é uma técnica bem consolidada que vem sendo amplamente utilizada para teste, caracterização e visualização de estruturas internas de materiais biológicos e não biológicos. Na Universidade Tecnológica Federal do Paraná, o grupo de pesquisa do US desenvolveu o sistema ULTRA-ORS que, apesar de adequado para pesquisa relacionada à excitação e recepção multicanal, possui tempo de computação muito elevado, devido a processamento em computador pessoal. Este trabalho apresenta a modelagem, implementação e validação de um sistema de processamento digital de sinais baseado em dispositivo FPGA (Field-Programmable Gate Array) de alto desempenho para reconstrução de imagens por US através da técnica beamforming. O software Simulink e a ferramenta DSP Builder foram empregados para simulação e transformação dos seguintes modelos em linguagem de descrição de hardware: filtro digital FIR (Finite Impulse Response), filtro de interpolação CIC (Cascaded Integrator-Comb), atraso variável, apodização, somatório coerente, decimação, demodulação com detecção de envoltória e compressão logarítmica. Após validação no Simulink, o projeto foi sintetizado para uma FPGA Stratix IV e implementado na placa Terasic DE4-230. A ferramenta SignalTap II do software Quartus II foi utilizada para aquisição dos sinais processados pela FPGA. Para avaliação gráfica e quantitativa da acurácia deste método, foram empregados dados brutos reais de US, adquiridos do ULTRA-ORS com frequência de amostragem de 40 MHz e resolução de 12 bits, e a função de custo da raiz quadrada do erro quadrático médio normalizado (NRMSE) em comparação com as mesmas funções implementadas através de scripts no Matlab. Como resultado principal do modelamento, além das respostas individuais de cada bloco implementado, são apresentadas as comparações entre as imagens reconstruídas pelo ULTRA-ORS e pelo processamento em FPGA para quatro janelas de apodização. A excelente concordância entre os resultados simulados e experimentais com valores de NRMSE inferiores à 6,2% e latência total de processamento de 0,83 µs corroboram a simplicidade, modularidade e efetividade do modelamento proposto para utilização em pesquisas sobre o processamento de sinais de US para reconstrução de imagens em tempo real. / Ultrasound (US) is a well-established technique that has been widely used for testing, characterizing and visualizing internal structures of biological and non-biological material. The US research group of the Federal University of Technology - Paraná developed the ULTRA-ORS system, which, although suitable for research related to multichannel excitation and reception, uses a large computing time, due to the personal computer processing. This research presents the modeling, implementation and validation of a digital processing system of signals based on a FPGA (Field-Programmable Gate Array) device of high performance for the reconstruction of images through US, using the beamforming technique. The software Simulink and the tool DSP Builder were used for simulation and transformation of the following models in hardware description language: digital filter FIR (Finite Impulse Response), CIC (Cascaded Integrator-Comb) Interpolation filter, variable delay, apodization, coherent summation, decimation, demodulation with envelope detection and logarithmic compression. After the Simulink validation, the design was synthesized for a Stratix IV FPGA and implemented on the Terasic DE4-230 board. The tool SignalTap II in the software Quartus II was used to acquire the processed signals from the FPGA. For the graphic and quantitative evaluation of the accuracy of this method, we used real raw US data, acquired from the ULTRA-ORS with sampling frequency of 40 MHz and 12-bit resolution, and the normalized root mean squared error (NRMSE) in comparison with the same functions implemented through scripts in Matlab. As a main result of the modeling, in addition to the individual responses of each implemented block, comparisons between the reconstructed images by ULTRA-ORS and FPGA processing for four apodization windows are presented. The excellent agreement between the simulated and experimental results with NRMSE values lower than 6.2% and total processing latency of 0.83 µs corroborates the simplicity, modularity and effectiveness of the proposed modeling for use in US signal processing research for real-time image reconstruction.