Made available in DSpace on 2016-12-12T17:38:33Z (GMT). No. of bitstreams: 1 Daniel Gumiero Noronha Maas.pdf: 6258702 bytes, checksum: 06207c47266ccded357fbb819c6ae9bf (MD5) Previous issue date: 2014-09-09 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior / This work presents a multilayer architecture for fault diagnosis in embedded systems that allows a better discrimination of the type and source of the failure, providing an accurate and assertive diagnosis. This architecture contemplates the necessary interfaces to allow integration of this diagnostic framework in the embedded system and also considers the treatment of diagnostic information for recovery system actions purposes, or simply allows the externalization of such information. This work considers the diagnosers designed according to the methodology of fault diagnosis in DES modeled by automata. Once designed the diagnosers are implemented in ANSI C language through an automated software generation tool, and finally incorporated into the main product software where it intends to perform the diagnosis. This architecture diagnosis was then applied in a case study for Frost Free refrigerator, for which the diagnosers were designed then were implemented in software and subsequently validated in order to confirm the effectiveness of the diagnosers, of the proposed architecture beyond the C language conversion process. / Este trabalho apresenta uma arquitetura de diagnóstico multicamadas para detecção de falhas em sistemas embarcados, que permite uma melhor discriminação do tipo e origem da falha, possibilitando um diagnóstico mais preciso e assertivo. Esta arquitetura contempla as interfaces necessárias para permitir a integração no sistema embarcado e também considera o tratamento das informações de diagnóstico para fins de ações de recuperação do sistema, ou simplesmente a externalização destas informações. Neste trabalho, consideram-se os diagnosticadores projetados conforme a metodologia de diagnóstico de falhas em SEDs modelados por autômatos. Uma vez concebidos, os diagnosticadores são implementados em linguagem ANSI C, através de uma ferramenta de geração automática de software, e finalmente incorporados ao software principal do equipamento onde se pretende realizar o diagnóstico. Esta arquitetura de diagnóstico foi então aplicada em um estudo de caso para um refrigerador Frost Free, para o qual foram projetados os diagnosticadores, em seguida os mesmos foram implementados em software e posteriormente validados a fim de comprovar a eficácia não somente dos diagnosticadores mas também da arquitetura proposta, além do processo de conversão dos mesmos em linguagem de software.

Made available in DSpace on 2015-05-14T12:36:55Z (GMT). No. of bitstreams: 1 arquivototal.pdf: 2425731 bytes, checksum: 3f05e964526e281aa2761b2a01cac8f6 (MD5) Previous issue date: 2010-03-05 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior / The present study portrays the development of a telemetric system integrating wireless sensor networks and data processing into an embedded system for monitoring vehicles in metropolitan railway networks, enabling real-time monitoring of train movements. The main objective of this system is to allow constant evaluation of numerous factors which can influence train performance, such as speed and pressure in air bags. By so doing, it may become possible to generate information so as to facilitate intervention strategies, thereby preventing the partial or total degradation of the transport services provided to the population. In order to perform real-time telemetry, wireless sensor networks with ZigBee technology will be mounted alongside the entire route of the train traffic. These networks capture and transmit data collected in each train until they reach base stations where a processing embedded system in an FPGA is responsible for receiving the data, performing the necessary calculations and sending the obtained information to a central monitoring system through an Ethernet network. The embedded system functions as a data server providing information to a monitoring system installed in the Operational Control Center (OCC) and in other sectors requiring this information. The use of a dedicated processing device such as an FPGA gives the system far greater efficiency than that typically found in general purpose processors. Furthermore, it allows the customization of the hardware, thus reducing the final cost of the system. The monitoring system installed in the OCC is responsible for managing the storage and display of the data received. It will display the data in tables and graphs in real time, enabling the traffic controllers to analyze the operation of each train and also to detect possible problems. The system also stores the data in a database for further study. Keywords: Telemetry, Wireless Sensor Networks, ZigBee Protocol, Embedded Systems, Nios II processor, FPGA. / Este trabalho apresenta o desenvolvimento de um sistema telemétrico que integra redes de sensores sem fio e processamento de dados em sistema embarcado para monitoramento de veículos em redes de transportes metroferroviários, possibilitando um acompanhamento em tempo real do movimento dos trens. Este sistema tem como principal objetivo permitir uma constante avaliação de vários fatores que influenciam o desempenho dos trens, como velocidade e pressão nas bolsas de ar, de forma a gerar informações que possibilitem estratégias de operação e manutenção, evitando assim uma degradação parcial ou total dos serviços de transporte prestados à população. Para realizar a telemetria em tempo real, redes de sensores sem fio com tecnologia ZigBee são montadas em toda a via de tráfego. Estas redes realizam a captação e envio dos dados coletados em cada trem até estações base onde um sistema de tratamento embarcado em um FPGA fica encarregado de receber os dados, realizar os cálculos necessários e enviar as informações obtidas, através de uma rede ethernet, a um sistema central de supervisão. O sistema embarcado atua como um servidor de dados disponibilizando informações para um sistema de supervisão instalado no Centro de Controle de Operações (CCO) e em outros setores que necessitem destas informações. A utilização de um dispositivo de processamento dedicado, como uma FPGA, proporciona ao sistema uma eficiência muito maior do que normalmente é encontrada em processadores de uso geral, além de permitir a customização do hardware, reduzindo o custo final do sistema. O sistema de supervisão instalado no CCO é responsável por gerenciar o armazenamento e a visualização dos dados recebidos. Ele exibe os dados em tabelas e gráficos em tempo real permitindo aos controladores de tráfego analisar o funcionamento de cada trem e detectar possíveis problemas. O sistema também armazena os dados em um banco de dados para realização de estudos posteriores.

Submitted by Willian de Assis Pedrobon Ferreira null (willianferreira51@gmail.com) on 2017-09-27T13:44:04Z No. of bitstreams: 1 dissertacao_Willian_de_Assis_Pedrobon_Ferreira.pdf: 8549439 bytes, checksum: 8a499577dddc476a2f1f7b3cb4d9a873 (MD5) / Approved for entry into archive by Monique Sasaki (sayumi_sasaki@hotmail.com) on 2017-09-28T14:15:16Z (GMT) No. of bitstreams: 1 ferreira_wap_me_ilha.pdf: 8549439 bytes, checksum: 8a499577dddc476a2f1f7b3cb4d9a873 (MD5) / Made available in DSpace on 2017-09-28T14:15:16Z (GMT). No. of bitstreams: 1 ferreira_wap_me_ilha.pdf: 8549439 bytes, checksum: 8a499577dddc476a2f1f7b3cb4d9a873 (MD5) Previous issue date: 2017-08-24 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES) / A utilização de sensores em ambientes inteligentes é fundamental para supervisionar as atividades dos seres humanos. No reconhecimento de atividades humanas, ou HAR (Human Activity Recognition), técnicas de supervisionamento são aplicadas para identificar as atividades realizadas em diversas aplicações, como no esporte e no acompanhamento de pessoas com necessidades especiais. O Sistema de Reconhecimento de Atividades Humanas (SIRAH) é empregado no reconhecimento de atividades humanas, utilizando um acelerômetro localizado na cintura da pessoa monitorada e uma Rede Neural Artificial para classificar sete atividades: em pé, deitado, sentado, caminhar, correr, sentar e levantar. Originalmente implementado no software MATLAB, realizava classificações offline em que os resultados não eram obtidos durante a execução das atividades. Apresenta-se, neste trabalho, o desenvolvimento de duas versões embarcadas do SIRAH, que executam o algoritmo de classificação durante a prática das atividades monitoradas. A primeira implementação foi efetuada no processador Nios II da Altera, que ofereceu a mesma exatidão do sistema offline com processamento limitado, pois o software consome 673 milissegundos para executar a classificação desejada. Para aprimorar o desempenho, outra versão foi implementada em FPGA utilizando a linguagem de descrição de hardware VHDL. O algoritmo de classificação opera em tempo real e é executado em apenas 236 microssegundos, garantindo total amostragem das acelerações. / The use of sensors in smart environments is fundamental to monitor humans activities. In Human Activity Recognation (HAR), supervision techniques are employed to identify activities in several areas, such as in sport pratice and in people monitoring with special needs. The Sistema de Reconhecimento de Atividades Humanas (SIRAH) is used in human activities recognation, using an accelerometer located on the monitored person waist and an Artificial Neural Network to classify seven activities: standing, lying, seated, walking, running, sitting and standing. Originally, performed offline classifications executed in MATLAB software. In this work we present the development of two embedded SIRAH versions, which perform the classification algorithm during the monitored activities practice. The first implementation was performed on Altera’s Nios II processor, that has been provided the same offline system accuracy, but with limited processing. To improve the performance, the other version was implemented in FPGA using the VHDL hardware description language, which performs real-time classifications, ensuring a lossless acceleration sampling.

Submitted by Maria Medeiros (maria.dilva1@ufcg.edu.br) on 2018-05-22T14:55:43Z No. of bitstreams: 1 ANNE LORAYNE GERÕNIMO SILVA AUGUSTO MOREIRA - DISSERTAÇÃO (PPGCC) 2016.pdf: 843001 bytes, checksum: 3c03d468b4f80d420da1bad90adf7ca0 (MD5) / Made available in DSpace on 2018-05-22T14:55:43Z (GMT). No. of bitstreams: 1 ANNE LORAYNE GERÕNIMO SILVA AUGUSTO MOREIRA - DISSERTAÇÃO (PPGCC) 2016.pdf: 843001 bytes, checksum: 3c03d468b4f80d420da1bad90adf7ca0 (MD5) Previous issue date: 2016 / Capes / O desenvolvimento de sistemas embarcados possibilitou uma forte expansão no número de aplicações dependentes de dispositivos programáveis em áreas tão distintas como automobilística, sistemas financeiros e sistemas médicos. Uma eventual falha em algum desses sistemas pode provocar diferentes graus de danos e prejuízos e, por isso, exige-se um alto grau de confiabilidade em seu funcionamento. O aumento da complexidade dos novos sistemas computacionais e a pressão econômica e busca de novos mercados, concorrem para a busca da redução nos prazos de entrega dos dispositivos programáveis e de seus softwares e sistemas embarcados. Este trabalho apresenta um estudo de caso para a utilização de um método de verificação formal de software aplicado a um sistema computacional de controle de fluxo adaptativo para Gateways Bluetooth Low-Energy utilizados em sistemas de monitoramento remoto de pacientes. Os resultados obtidos neste trabalho confirmam a viabilidade da aplicação do método na verificação formal do software proposto. / The embedded system development had a positive impact on the expansion of applications dependent on programmable devices inside many areas such as automotive industry, financial services, and medical systems. A failure in any of these systems can cause losses and damages on many levels. Therefore, embedded systems require a high level of reliability while operating. The increasing complexity of these new computational systems, the cost-effective pressure, and the new market demand, contribute to reduce the delivery deadlines of the programmable devices, their softwares, and embedded systems. This research presents a case study in which we evaluated the usage of a formal verification method applied to a computational controlling system, with adaptive flow, for Gateway Bluetooth Low Energy used in patient monitoring systems. The results obtained in this study confirm the application feasibility of the formal verification method of the proposed software.

Submitted by Automa??o e Estat?stica (sst@bczm.ufrn.br) on 2016-02-05T22:10:33Z No. of bitstreams: 1 MichelSantanaDeDeus_DISSERT.pdf: 4922399 bytes, checksum: fc28d4e3f5194f84ffba8f230bf99cae (MD5) / Approved for entry into archive by Arlan Eloi Leite Silva (eloihistoriador@yahoo.com.br) on 2016-02-15T23:30:17Z (GMT) No. of bitstreams: 1 MichelSantanaDeDeus_DISSERT.pdf: 4922399 bytes, checksum: fc28d4e3f5194f84ffba8f230bf99cae (MD5) / Made available in DSpace on 2016-02-15T23:30:17Z (GMT). No. of bitstreams: 1 MichelSantanaDeDeus_DISSERT.pdf: 4922399 bytes, checksum: fc28d4e3f5194f84ffba8f230bf99cae (MD5) Previous issue date: 2015-01-30 / Conselho Nacional de Desenvolvimento Cient?fico e Tecnol?gico - CNPq / Este trabalho trata da pesquisa e desenvolvimento de um amplificador integrador com ganho program?vel por largura de pulso. S?o propostas duas arquiteturas de amplificadores program?veis por pulsos, sendo uma baseada em componentes discretos e outra baseada em capacitores chaveados. A partir de requisitos de opera??o definidos para o estudo, s?o definidos par?metros e realizadas simula??es para a valida??o das arquiteturas. Posteriormente, o software e o circuito s?o desenvolvidos e testados. ? realizada a avalia??o dos circuitos referentes ?s duas arquiteturas propostas, e a partir disso, ? selecionada uma arquitetura para que seja aperfei?oada e permita o desenvolvimento de um circuito integrado em um trabalho futuro. / This work deals with the research and development of a Pulse Width Programmable Gain Integrating Amplifier. Two Pulse Width Programmable Gain Amplifier architectures are proposed, one based on discrete components and another based on switched capacitors. From the operating requirements defined for the study, parameters are defined and simulations are carried out to validate the architecture. Subsequently, the circuit and the software are developed and tested. It is performed the evaluation of the circuits regarding the two proposed architectures, and from that, an architecture is selected to be improved, aiming the development of an integrated circuit in a future work.

Submitted by Automa??o e Estat?stica (sst@bczm.ufrn.br) on 2016-06-14T19:51:32Z No. of bitstreams: 1 HadleyMagnoDaCostaSiqueira_DISSERT.pdf: 1452990 bytes, checksum: 84d7f3a1709799f4355ce71e68b94d8b (MD5) / Approved for entry into archive by Arlan Eloi Leite Silva (eloihistoriador@yahoo.com.br) on 2016-06-15T22:22:57Z (GMT) No. of bitstreams: 1 HadleyMagnoDaCostaSiqueira_DISSERT.pdf: 1452990 bytes, checksum: 84d7f3a1709799f4355ce71e68b94d8b (MD5) / Made available in DSpace on 2016-06-15T22:22:57Z (GMT). No. of bitstreams: 1 HadleyMagnoDaCostaSiqueira_DISSERT.pdf: 1452990 bytes, checksum: 84d7f3a1709799f4355ce71e68b94d8b (MD5) Previous issue date: 2015-08-18 / O projeto de sistemas embarcados de tempo real requer um controle preciso da passagem de tempo na computa??o realizada pelos m?dulos e na comunica??o entre os mesmos. Geralmente, esses sistemas s?o constitu?dos de v?rios m?dulos, cada um projetado para uma tarefa espec?fica e com comunica??o restrita com os demais m?dulos a fim de se obter a temporiza??o necess?ria. Essa estrat?gia, chamada de arquitetura federada, j? est? se tornando invi?vel em frente as demandas atuais de custo, desempenho e qualidade exigidas dos sistema embarcados. Para atacar esse problema, atualmente se prop?e o uso de arquiteturas integradas, que consistem em um ou poucos circuitos realizando v?rias tarefas em paralelo de forma mais eficiente e com redu??o de custos. Entretanto, ? preciso garantir que a arquitetura integrada possua componibilidade temporal, ou seja, a capacidade de projetar cada tarefa temporalmente isolada das demais a fim de manter as caracter?sticas individuais de cada tarefa. As ?Precision Timed Machines? s?o uma abordagem de arquitetura integrada que advoca o uso de processadores ?multithreaded? para garantir componibilidade temporal. Dessa forma, o presente trabalho apresenta a implementa??o de uma ?Precision Timed Machine? chamada Hivek-RT. Este processador, que ? um VLIW com suporte ? ?Simultaneous Multithreading?, ? capaz de executar eficientemente tarefas de tempo real quando comparado ? um processador tradicional. Al?m da execu??o eficiente, a arquitetura facilita a implementa??o, do ponto de vista de programa??o, de tarefas de tempo real. / The real-time embedded systems design requires precise control of the passage of time in the computation performed by the modules and communication between them. Generally, these systems consist of several modules, each designed for a specific task and restricted communication with other modules in order to obtain the required timing. This strategy, called federated architecture, is already becoming unviable in front of the current demands of cost, required performance and quality of embedded system. To address this problem, it has been proposed the use of integrated architectures that consist of one or few circuits performing multiple tasks in parallel in a more efficient manner and with reduced costs. However, one has to ensure that the integrated architecture has temporal composability, ie the ability to design each task temporally isolated from the others in order to maintain the individual characteristics of each task. The Precision Timed Machines are an integrated architecture approach that makes use of multithreaded processors to ensure temporal composability. Thus, this work presents the implementation of a Precision Machine Timed named Hivek-RT. This processor which is a VLIW supporting Simultaneous Multithreading is capable of efficiently execute real-time tasks when compared to a traditional processor. In addition to the efficient implementation, the proposed architecture facilitates the implementation real-time tasks from a programming point of view.

Made available in DSpace on 2014-12-17T14:54:52Z (GMT). No. of bitstreams: 1 DannielCL.pdf: 4466929 bytes, checksum: a4689db1730e1d1e328761ddef3c47b2 (MD5) Previous issue date: 2009-07-30 / Coordena??o de Aperfei?oamento de Pessoal de N?vel Superior / The number of applications based on embedded systems grows significantly every year, even with the fact that embedded systems have restrictions, and simple processing units, the performance of these has improved every day. However the complexity of applications also increase, a better performance will always be necessary. So even such advances, there are cases, which an embedded system with a single unit of processing is not sufficient to achieve the information processing in real time. To improve the performance of these systems, an implementation with parallel processing can be used in more complex applications that require high performance. The idea is to move beyond applications that already use embedded systems, exploring the use of a set of units processing working together to implement an intelligent algorithm. The number of existing works in the areas of parallel processing, systems intelligent and embedded systems is wide. However works that link these three areas to solve any problem are reduced. In this context, this work aimed to use tools available for FPGA architectures, to develop a platform with multiple processors to use in pattern classification with artificial neural networks / O n?mero de aplica??es baseadas em sistemas embarcados cresce significativamente a cada ano. Isso se deve ao fato de que, apesar de sistemas embarcados possu?rem restri??es e unidades de processamento simples, o desempenho desses tem melhorado a cada dia. Entretanto a complexidade das aplica??es tamb?m cresce, fazendo com que sempre exista a necessidade de um desempenho melhor. Portanto, apesar dessa evolu??o, existem casos, nos quais, um sistema embarcado com uma ?nica unidade de processamento n?o ? suficiente para realizar o processamento das informa??es em tempo h?bil. Para melhorar o desempenho destes sistemas, pode-se analisar a implementa??o de solu??es com processamento paralelo e assim utilizar-los em aplica??es mais complexas que exigem um alto desempenho. A id?ia ? avan?ar al?m das aplica??es que j? utilizam sistemas embarcados, explorando a utiliza??o de um conjunto de unidades de processamento cooperando entre si para execu??o de um algoritmo inteligente. O n?mero de trabalhos existentes nas ?reas de processamento paralelo, sistemas inteligentes e sistemas embarcados ? grande. Entretanto, trabalhos que unam essas tr?s ?reas para a solu??o de algum tipo de problema s?o reduzidos. Diante deste contexto, esse trabalho teve como objetivo utilizar ferramentas dispon?veis para arquiteturas FPGA, desenvolvendo uma plataforma com m?ltiplos processadores para utiliza??o em problemas de processamento inteligente com redes neurais artificiais

Made available in DSpace on 2014-12-17T14:55:51Z (GMT). No. of bitstreams: 1 MarcioEUA_DISSERT.pdf: 7811126 bytes, checksum: a8663444eeaf1a908fcd7146c171a40a (MD5) Previous issue date: 2011-09-02 / Coordena??o de Aperfei?oamento de Pessoal de N?vel Superior / Fuzzy intelligent systems are present in a variety of equipment ranging from household appliances to Fuzzy intelligent systems are present in a variety of equipment ranging from household appliances to small devices such as digital cameras and cell phones being used primarily for dealing with the uncertainties in the modeling of real systems. However, commercial implementations of Fuzzy systems are not general purpose and do not have portability to different hardware platforms. Thinking about these issues this work presents the implementation of an open source development environment that consists of a desktop system capable of generate Graphically a general purpose Fuzzy controller and export these parameters for an embedded system with a Fuzzy controller written in Java Platform Micro Edition To (J2ME), whose modular design makes it portable to any mobile device that supports J2ME. Thus, the proposed development platform is capable of generating all the parameters of a Fuzzy controller and export it in XML file, and the code responsible for the control logic that is embedded in the mobile device is able to read this file and start the controller. All the parameters of a Fuzzy controller are configurable using the desktop system, since the membership functions and rule base, even the universe of discourse of the linguistic terms of output variables. This system generates Fuzzy controllers for the interpolation model of Takagi-Sugeno. As the validation process and testing of the proposed solution the Fuzzy controller was embedded on the mobile device Sun SPOT ? and used to control a plant-level Quanser?, and to compare the Fuzzy controller generated by the system with other types of controllers was implemented and embedded in sun spot a PID controller to control the same level plant of Quanser? / Sistemas inteligentes Fuzzy est?o presentes nos mais variados equipamentos, desde eletrodom?sticos e m?quinas industriais at? dispositivos de pequeno porte, como m?quinas digitais e aparelhos celulares, sendo utilizados principalmente por lidar com as incertezas inerentes a modelagem dos sistemas reais. No entanto, as implementa??es comerciais de sistemas Fuzzy n?o s?o de prop?sito geral e n?o apresentam portabilidade para diferentes plataformas de hardware. Sobre essas quest?es, este trabalho apresenta a implementa??o de um ambiente de desenvolvimento open source composto de um sistema desktop capaz de gerar graficamente um controlador Fuzzy de prop?sito geral e exportar estes par?metros para um sistema embarcado com um controlador Fuzzy escrito em Java To Plataform Micro Edition (J2ME), cuja concep??o modular o torna port?vel para qualquer dispositivo m?vel que suporte J2ME. Desta forma, a plataforma de desenvolvimento proposta ? capaz de gerar todos os par?metros de um controlador Fuzzy e export?-lo em arquivo XML. O c?digo respons?vel pela l?gica de controle que se encontra embarcado no dispositivo m?vel ? capaz de ler o arquivo e iniciar o controlador. Todos os par?metros de um controlador Fuzzy s?o configur?veis atrav?s do sistema desktop, desde as fun??es de pertin?ncia e base de regras at? o universo de discurso dos termos lingu?sticos das vari?veis de sa?da. O sistema proposto gera controladores Fuzzy para o modelo de interpola??o do tipo Takagi-Sugeno. Como processo de valida??o e testes da solu??o proposta, o controlador Fuzzy foi embarcado no dispositivo m?vel Sun SPOT? e usado para controle de uma planta de n?vel da Quanser?, e para compara??o do controlador Fuzzy gerado pelo sistema com outros tipos de controladores foi implementado e embarcado no Sun SPOT um controlador PID para a mesma planta de n?vel.

Made available in DSpace on 2014-12-17T14:55:59Z (GMT). No. of bitstreams: 1 AnnaGCDR_DISSERT.pdf: 3532011 bytes, checksum: b6ce5f651948f14b8ec7b9bf36848c0d (MD5) Previous issue date: 2011-06-27 / Coordena??o de Aperfei?oamento de Pessoal de N?vel Superior / Hypertension is a dangerous disease that can cause serious harm to a patient health. In some situations the necessity to control this pressure is even greater, as in surgical procedures and post-surgical patients. To decrease the chances of a complication, it is necessary to reduce blood pressure as soon as possible. Continuous infusion of vasodilators drugs, such as sodium nitroprusside (SNP), rapidly decreased blood pressure in most patients, avoiding major problems. Maintaining the desired blood pressure requires constant monitoring of arterial blood pressure and frequently adjusting the drug infusion rate. Manual control of arterial blood pressure by clinical personnel is very demanding, time consuming and, as a result, sometimes of poor quality. Thus, the aim of this work is the design and implementation of a database of tuned controllers based on patients models, in order to find a suitable PID to be embedded in a Programmable Integrated Circuit (PIC), which has a smaller cost, smaller size and lower power consumption. For best results in controlling the blood pressure and choosing the adequate controller, tuning algorithms, system identification techniques and Smith predictor are used. This work also introduces a monitoring system to assist in detecting anomalies and optimize the process of patient care. / A hipertens?o arterial ? uma doen?a perigosa que pode causar danos graves a sa?de do paciente. Em algumas situa??es a necessidade de controlar essa press?o ? ainda maior, como em procedimentos cir?rgicos e em pacientes p?s-cirurgicos em que para diminuir as chances de uma complica??o, ? necess?rio reduzir a press?o arterial o mais r?pido poss?vel. A infus?o cont?nua de drogas vasodilatadoras, como o nitroprussiato de s?dio (NPS), reduz rapidamente a press?o arterial na maioria dos pacientes, evitando problemas maiores. Manter a press?o arterial pretendida exige um monitoramento constante e um ajuste frequente na taxa de infus?o da droga. O controle manual desse procedimento feito por um profissional ? muito desgastante, demorado e, como resultado, muitas vezes de m? qualidade. Desta forma, o objetivo desse trabalho ? o projeto e implementa??o de um banco de controladores sintonizados e baseados em modelos de pacientes, visando encontrar o PID adequado para ser embarcado em uma placa de circuito integrado program?vel (PIC), uma vez que um PIC possui um custo reduzido, tamanho menor e consumo menor de energia. Para obter melhores resultados no controle da press?o arterial e escolha do controlador mais adequado s?o utilizados algoritmos de sintonia, t?cnicas de identifica??o de sistemas e preditor de Smith. O presente trabalho tamb?m apresenta um sistema de monitoramento que auxilia na detec??o de anomalias e agiliza o processo de atendimento ao paciente.

O atual sucesso da Internet vem inibindo a disseminação de novas arquiteturas e protocolos de rede. Especificamente, qualquer modificação no núcleo da rede requer comum acordo entre diversas partes. Face a isso, a Virtualização de Redes vem sendo proposta como um atributo diversificador para a Internet. Tal paradigma promove o desenvolvimento de novas arquiteturas e protocolos por meio da criação de múltiplas redes virtuais sobrepostas em um mesmo substrato físico. Adicionalmente, aplicações executando sobre uma mesma rede física podem ser isoladas mutuamente, propiciando a independência funcional entre as mesmas. Uma de suas mais promissoras vantagens é a capacidade de limitar o escopo de ataques, através da organização de uma infraestrutura em múltiplas redes virtuais, isolando o tráfego das mesmas e impedindo interferências. Contudo, roteadores e enlaces virtuais permanecem vulneráveis a ataques e falhas na rede física subjacente. Particularmente, caso determinado enlace do substrato seja comprometido, todos os enlaces virtuais sobrepostos (ou seja, alocados neste) serão afetados. Para lidar com esse problema, a literatura propõe dois tipos de estratégias: as que reservam recursos adicionais do substrato como sobressalentes, protegendo contra disrupções; e as que utilizam migração em tempo real para realocar recursos virtuais comprometidos. Ambas estratégias acarretam compromissos: o uso de recursos sobressalentes tende a tornar-se custoso ao provedor de infraestrutura, enquanto a migração de recursos demanda um período de convergência e pode deixar as redes virtuais inoperantes durante o mesmo. Esta dissertação apresenta ORE (Opportunistic Resilience Embedding – Mapeamento com Resiliência Oportunística), uma nova abordagem de mapeamento de redes para proteger enlaces virtuais contra disrupções no substrato físico. ORE é composto por duas estratégias: uma proativa, na qual enlaces virtuais são alocados em múltiplos caminhos para mitigar o impacto de uma disrupção; e uma reativa, a qual tenta recuperar, parcial ou integralmente, a capacidade perdida nos enlaces virtuais afetados. Ambas são modeladas como problemas de otimização. Ademais, como o mapeamento de redes virtuais é NP-Difícil, ORE faz uso de uma meta-heurística baseada em Simulated Annealing para resolver o problema de forma eficiente. Resultados numéricos mostram que ORE pode prover resiliência a disrupções por um custo mais baixo. / Recently, the Internet’s success has prevented the dissemination of novel networking architectures and protocols. Specifically, any modification to the core of the network requires agreement among many different parties. To address this situation, Network Virtualization has been proposed as a diversifying attribute for the Internet. This paradigm promotes the development of new architectures and protocols by enabling the creation of multiple virtual networks on top of a same physical substrate. In addition, applications running over the same physical network can be isolated from each other, thus allowing them to coexist independently. One of the main advantages of this paradigm is the use of isolation to limit the scope of attacks. This can be achieved by creating different, isolated virtual networks for each task, so traffic from one virtual network does not interfere with the others. However, routers and links are still vulnerable to attacks and failures on the underlying network. Particularly, should a physical link be compromised, all embedded virtual links will be affected. Previous work tackled this problem with two main strategies: using backup resources to protect against disruptions; or live migration to relocate a compromised virtual resource. Both strategies have drawbacks: backup resources tend to be expensive for the infrastructure provider, while live migration may leave virtual networks inoperable during the recovery period. This dissertation presents ORE (Opportunistic Resilience Embedding), a novel embedding approach for protecting virtual links against substrate network disruptions. ORE’s design is two-folded: while a proactive strategy embeds virtual links into multiple substrate paths in order to mitigate the initial impact of a disruption, a reactive one attempts to recover any capacity affected by an underlying disruption. Both strategies are modeled as optimization problems. Additionally, since the embedding problem is NP-Hard, ORE uses a Simulated Annealing-based meta-heuristic to solve it efficiently. Numerical results show that ORE can provide resilience to disruptions at a lower cost.