Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Ciência da Computação, Florianópolis, 2010 / Made available in DSpace on 2012-10-25T01:41:21Z (GMT). No. of bitstreams: 1 280624.pdf: 1803793 bytes, checksum: b4481d3f49986c70291af5a4b25999e6 (MD5) / As vantagens que podem ser obtidas com a utilização de computação reconfigurável são largamente conhecidas. No escopo de sistemas embarcados, a utilização dessa tecnologia pode trazer boas respostas para duas questões recorrentes na área: desempenho e consumo de energia. Contudo, sua utilização ainda está longe das prateleiras, limitando-se a incontáveis projetos de pesquisa. Isso se dá, em parte, pelo aumento da complexidade de desenvolvimento de tais sistemas. Uma maneira de diminuir a complexidade de desenvolvimento de sistemas embarcados é através de sistemas operacionais, que provêem abstrações, tanto de hardware quanto de software, para o desenvolvimento da aplicação e ainda permitem alcançar um nível maior de portabilidade da solução. Estendendo-se sistemas operacionais para dar suporte a hardware reconfigurável, provendo esses dispositivos como uma abstração de alto nível, pode-se diminuir a complexidade de desenvolvimento de sistemas embarcados reconfiguráveis. Com esse intuito, foi desenvolvido um suporte à reconfiguração de hardware no contexto do sistema operacional EPOS. Esse suporte estende o gerenciador de energia do EPOS, que permite a propagação de comandos para trocas de modo de operação pelos diversos componentes do sistema, para realizar as operações de hibernar e acordar o sistema como um todo. Essas operações são necessárias devido à utilização do método de diferenciação para gerar bitstreams parciais, o que produz resultados imprevisíveis que podem afetar o processador softcore sobre o qual o sistema operacional executa. Entretanto, tal abordagem possui vantagens que não podem ser ignoradas no contexto de sistemas embarcados, como simplificação significativa no projeto do hardware e melhor portabilidade da implementação do hardware entre diferentes modelos de FPGAs. A implementação presente neste trabalho mostra que pode-se chegar a uma plataforma arquiteturalmente independente, utilizando reconfiguração baseada em diferença, e sua viabilidade de utilização em sistemas embarcados reconfiguráveis. / The advantages obtained by using reconfigurable computing are largely known. This technology can provide good answers for two recurring problems for embedded systems: performance and energy consumption. However, its utilization is happening almost exclusively in research projects, far away from the shelves. This is partially due to the increase of complexity for developing such systems. One way to diminish the development complexity of embedded systems is through operating systems, that provide software and hardware abstractions to the application development and improve the solution#s portability. By extending operating systems to support reconfigurable hardware, providing it as an high level system abstraction, the complexity of developing reconfigurable embedded systems can be reduced. With this intent, a reconfigurable hardware support was developed inside the EPOS operating system. This support extends EPOS# power manager, which propagates commands for operation mode changes through the system components, to allow the hibernation and wake up of the system. This operations are necessary due to the utilization of difference based partial reconfiguration, which produces unpredictable bitstream results that may affect the softcore processor that runs the operating system. Nevertheless, this approach presents some advantages that cannot be ignored when developing reconfigurable embedded systems, such as simplifying the hardware design and improving its portability between different FPGA models. The implementation in this work shows that we can reach an architecturally independent platform, using difference-based partial reconfiguration, and its feasibility in reconfigurable embedded systems.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Ciência da Computação. / Made available in DSpace on 2012-10-22T20:43:31Z (GMT). No. of bitstreams: 1 224729.pdf: 897377 bytes, checksum: 8e131be657029fb0564be3001f6c9044 (MD5)

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Ciência da Computação. / Made available in DSpace on 2012-10-22T08:34:56Z (GMT). No. of bitstreams: 1 236834.pdf: 735277 bytes, checksum: 19ca452281cfdeb6f67b01c09164c9ff (MD5) / Em uma Rede de Sensores sem Fios, diversos nodos sensores obtém dados do local onde se encontram e comunicam-se entre si, para gerar uma visão global de um objeto de estudo. A idéia de uma rede auto-gerenciada de dispositivos autônomos, de baixa potência, que colete dados de um ambiente e propague informações através de um enlace sem fios traz uma série de novos desafios e requisitos de suporte à execução de aplicações. Diversos projetos de pesquisa se propuseram a tratar o problema de suporte de sistema para redes de sensores sem fios. Entretanto, a maioria deles falha em tratar principalmente dois dos requisitos levantados neste trabalho: configuração transparente do canal de comunicação e abstração unificada e eficiente de hardware de sensoriamento. Este trabalho apresenta o projeto e implementação de um ambiente de suporte à execução de aplicações em redes de sensores sem fios, baseado no sistema operacional EPOS, que inclui o projeto e implementação do protocolo de controle de acesso ao meio C-MAC (Configurable MAC) e um sistema de aquisição de dados de sensores. O projeto e implementação modular do protocolo C-MAC permitem que aplicações configurem o canal de comunicação de acordo com suas necessidades. O sistema de aquisição de dados de sensor desenvolvido é capaz de abstrair famílias de dispositivos sensores de maneira uniforme, sem ocasionar sobrecusto excessivo, e apresenta vantagens significativas com relação a outras soluções encontradas em outros sistemas operacionais para redes de sensores.

Dissertação (mestrado) - Pontifícia Universidade Católica do Paraná, Curitiba, 2007 / Bibliografia: p. 69-73 / Esta dissertação discorre sobre as necessidades modernas de controle de utilização de recursos em sistemas operacionais multi-usuários, e apresenta uma proposta de projeto para a implementação do modelo de controle de uso UCONABC em um sistema operacional / This work addresses the modern needs of resource utilization control in multi-user operating systems, and presents a project proposal for implementing the UCONABC usage control model in a real operating system, by using a grammar specifically created for

Dissertação (mestrado) - Pontifícia Universidade Católica do Paraná, Curitiba, 2005 / Inclui bibliografia / Uma das principais funções dos sistemas operacionais é a de ser gerente dos recursos do computador. Em um sistema operacional de rede não é diferente, porém, a quantidade de recursos que devem ser gerenciados é maior. Mesmo assim, os sistemas operacionais

Dissertação (mestrado) - Pontifícia Universidade Católica do Paraná, Curitiba, 2009 / Bibliografia: f. 61 / Em um sistema operacional convencional, o mecanismo de memória virtual permite usar discos rígidos como uma extensão da memória física. Dessa forma, torna-se possível oferecer aos processos em execução mais memória que aquela fisicamente disponível no sis / The virtual memory mechanism of a conventional operating system allows to use disks as an extension of the physical memory. Using this, it offers to running process more memory space than that physically available in the system. However, as storage device

Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2014 / Made available in DSpace on 2015-02-05T21:15:28Z (GMT). No. of bitstreams: 1 328605.pdf: 3709437 bytes, checksum: 81e0fb95e092d5a351413aae5a972ac2 (MD5) Previous issue date: 2014 / Plataformas multiprocessadas atuais possuem diversos níveis da memória cache entre o processador e a memória principal para esconder a latência da hierarquia de memória. O principal objetivo da hierarquia de memória é melhorar o tempo médio de execução, ao custo da previsibilidade. O uso não controlado da hierarquia da cache pelas tarefas de tempo real impacta a estimativa dos seus piores tempos de execução, especialmente quando as tarefas de tempo real acessam os níveis da cache compartilhados. Tal acesso causa uma disputa pelas linhas da cache compartilhadas e aumenta o tempo de execução das aplicações. Além disso, essa disputa na cache compartilhada pode causar a perda de prazos, o que é intolerável em sistemas de tempo real críticos. O particionamento da memória cache compartilhada é uma técnica bastante utilizada em sistemas de tempo real multiprocessados para isolar as tarefas e melhorar a previsibilidade do sistema. Atualmente, os estudos que avaliam o particionamento da memória cache em multiprocessadores carecem de dois pontos fundamentais. Primeiro, o mecanismo de particionamento da cache é tipicamente implementado em um ambiente simulado ou em um sistema operacional de propósito geral. Consequentemente, o impacto das atividades realizados pelo núcleo do sistema operacional, tais como o tratamento de interrupções e troca de contexto, no particionamento das tarefas tende a ser negligenciado. Segundo, a avaliação é restrita a um escalonador global ou particionado, e assim não comparando o desempenho do particionamento da cache em diferentes estratégias de escalonamento. Ademais, trabalhos recentes confirmaram que aspectos da implementação do SO, tal como a estrutura de dados usada no escalonamento e os mecanismos de tratamento de interrupções, impactam a escalonabilidade das tarefas de tempo real tanto quanto os aspectos teóricos. Entretanto, tais estudos também usaram sistemas operacionais de propósito geral com extensões de tempo real, que afetamos sobre custos de tempo de execução observados e a escalonabilidade das tarefas de tempo real. Adicionalmente, os algoritmos de escalonamento tempo real para multiprocessadores atuais não consideram cenários onde tarefas de tempo real acessam as mesmas linhas da cache, o que dificulta a estimativa do pior tempo de execução. Esta pesquisa aborda os problemas supracitados com as estratégias de particionamento da cache e com os algoritmos de escalonamento tempo real multiprocessados da seguinte forma. Primeiro, uma infraestrutura de tempo real para multiprocessadores é projetada e implementada em um sistema operacional embarcado. A infraestrutura consiste em diversos algoritmos de escalonamento tempo real, tais como o EDF global e particionado, e um mecanismo de particionamento da cache usando a técnica de coloração de páginas. Segundo, é apresentada uma comparação em termos da taxa de escalonabilidade considerando o sobre custo de tempo de execução da infraestrutura criada e de um sistema operacional de propósito geral com extensões de tempo real. Em alguns casos, o EDF global considerando o sobre custo do sistema operacional embarcado possui uma melhor taxa de escalonabilidade do que o EDF particionado com o sobre custo do sistema operacional de propósito geral, mostrando claramente como diferentes sistemas operacionais influenciam os escalonadores de tempo real críticos em multiprocessadores. Terceiro, é realizada uma avaliação do impacto do particionamento da memória cache em diversos escalonadores de tempo real multiprocessados. Os resultados desta avaliação indicam que um sistema operacional "leve" não compromete as garantias de tempo real e que o particionamento da cache tem diferentes comportamentos dependendo do escalonador e do tamanho do conjunto de trabalho das tarefas. Quarto, é proposto um algoritmo de particionamento de tarefas que atribui as tarefas que compartilham partições ao mesmo processador. Os resultados mostram que essa técnica de particionamento de tarefas reduz a disputa pelas linhas da cache compartilhadas e provê garantias de tempo real para sistemas críticos. Finalmente, é proposto um escalonador de tempo real de duas fases para multiprocessadores. O escalonador usa informações coletadas durante o tempo de execução das tarefas através dos contadores de desempenho em hardware. Com base nos valores dos contadores, o escalonador detecta quando tarefas de melhor esforço o interferem com tarefas de tempo real na cache. Assim é possível impedir que tarefas de melhor esforço acessem as mesmas linhas da cache que tarefas de tempo real. O resultado desta estratégia de escalonamento é o atendimento dos prazos críticos e não críticos das tarefas de tempo real.<br> / Abstracts: Modern multicore platforms feature multiple levels of cache memory placed between the processor and main memory to hide the latency of ordinary memory systems. The primary goal of this cache hierarchy is to improve average execution time (at the cost of predictability). The uncontrolled use of the cache hierarchy by realtime tasks may impact the estimation of their worst-case execution times (WCET), specially when real-time tasks access a shared cache level, causing a contention for shared cache lines and increasing the application execution time. This contention in the shared cache may leadto deadline losses, which is intolerable particularly for hard real-time (HRT) systems. Shared cache partitioning is a well-known technique used in multicore real-time systems to isolate task workloads and to improve system predictability. Presently, the state-of-the-art studies that evaluate shared cache partitioning on multicore processors lack two key issues. First, the cache partitioning mechanism is typically implemented either in a simulated environment or in a general-purpose OS (GPOS), and so the impact of kernel activities, such as interrupt handlers and context switching, on the task partitions tend to be overlooked. Second, the evaluation is typically restricted to either a global or partitioned scheduler, thereby by falling to compare the performance of cache partitioning when tasks are scheduled by different schedulers. Furthermore, recent works have confirmed that OS implementation aspects, such as the choice of scheduling data structures and interrupt handling mechanisms, impact real-time schedulability as much as scheduling theoretic aspects. However, these studies also used real-time patches applied into GPOSes, which affects the run-time overhead observed in these works and consequently the schedulability of real-time tasks. Additionally, current multicore scheduling algorithms do not consider scenarios where real-time tasks access the same cache lines due to true or false sharing, which also impacts the WCET. This thesis addresses these aforementioned problems with cache partitioning techniques and multicore real-time scheduling algorithms as following. First, a real-time multicore support is designed and implemented on top of an embedded operating system designed from scratch. This support consists of several multicore real-time scheduling algorithms, such as global and partitioned EDF, and a cache partitioning mechanism based on page coloring. Second, it is presented a comparison in terms of schedulability ratio considering the run-time overhead of the implemented RTOS and a GPOS patched with real-time extensions. In some cases, Global-EDF considering the overhead of the RTOS is superior to Partitioned-EDF considering the overhead of the patched GPOS, which clearly shows how different OSs impact hard realtime schedulers. Third, an evaluation of the cache partitioning impacton partitioned, clustered, and global real-time schedulers is performed.The results indicate that a lightweight RTOS does not impact real-time tasks, and shared cache partitioning has different behavior depending on the scheduler and the task's working set size. Fourth, a task partitioning algorithm that assigns tasks to cores respecting their usage of cache partitions is proposed. The results show that by simply assigning tasks that shared cache partitions to the same processor, it is possible to reduce the contention for shared cache lines and to provideHRT guarantees. Finally, a two-phase multicore scheduler that provides HRT and soft real-time (SRT) guarantees is proposed. It is shown that by using information from hardware performance counters at run-time, the RTOS can detect when best-effort tasks interfere with real-time tasks in the shared cache. Then, the RTOS can prevent best effort tasks from interfering with real-time tasks. The results also show that the assignment of exclusive partitions to HRT tasks together with the two-phase multicore scheduler provides HRT and SRT guarantees, even when best-effort tasks share partitions with real-time tasks.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2015 / Made available in DSpace on 2015-06-02T04:10:14Z (GMT). No. of bitstreams: 1 333796.pdf: 3550462 bytes, checksum: 7eaaf170fea7fb722e02d0801299ad1b (MD5) Previous issue date: 2015 / Sistemas de Tempo Real (STRs) são sistemas computacionais que estão submetidos, alem de a requisitos lógicos, a requisitos de natureza temporal. A especificação ARINC 653 descreve a interface funcional a ser oferecida ao software de aplicação e os requisitos temporais a serem atendidos por Sistemas Operacionais (SOs) sobre os quais são executados STRs aviônicos, ou seja, aplicações relacionadas aos sistemas eletrônicos empregados em aeronaves. Uma das principais definições dessa especificação e a utilização de partições com isolamento temporal e espacial, permitindo a execução de múltiplas aplicações com diferentes objetivos e criticalidades numa mesma plataforma de hardware, e garantindo, ainda, que eventuais falhas ocorridas em uma partição não afetem a execução das demais. Este trabalho descreve a implementação de um SO compatível com a especificação ARINC 653 destinado ao treinamento de profissionais e a experimentação de novas aplicações aviônicas, não tendo por objetivo, portanto, a certificação para operação em voo, executado sobre a plataforma de hardware comercialmente conhecida como BeagleBone. Foi desenvolvido ainda um conjunto de ferramentas de configuração destinadas a validação de arquivos de configuração no padrão exigido pela ARINC 653 e a geração de modelos de aplicação para execução no SO. O atendimento as exigências da ARINC 653 pelo SO foi evidenciado através de um conjunto de casos de teste, que servem também como exemplos de utilização e auxiliam, ainda, no processo demigração do SO a outras plataformas.<br> / Abstract: Real-Time Systems (RTSs) are computer systems that are subject to, in addition to logical requirements, temporal requirements. The ARINC 653 specication describes the functional interface that must be oered to the application software and the time requirements that must be met by Operating Systems (OSs) on which avionics RTSs are executed, i.e. applications related to electronic systems used on aircrafts. One of the key definitions of this specification is the use of temporally and spatially isolated partitions, allowing the execution of multiple applications with different objectives and criticality levels onthe same hardware platform, and also ensuring that any failures inone partition do not affect the execution of the others. This work describes the implementation of an ARINC 653 compatible OS aimed for professionals training and test of new avionics applications, and thus does not aim certification for in-ight operation, which is executed on the hardware platform commercially known as BeagleBone. We also developed a set of configuration tools for the validation of ARINC 653 standard configuration files and the generation of application templates to be run in the OS. The compliance of the OS with the ARINC 653 requirements is evidenced through a set of test cases, which also serve as examples of use and are useful in the process of migration of the OS to other platforms.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia Elétrica. / Made available in DSpace on 2012-10-21T21:48:19Z (GMT). No. of bitstreams: 1 206484.pdf: 670423 bytes, checksum: 2758a5e8aab1c87fcc900969a38afd76 (MD5) / Muitas das aplicações de controle com restrições detempo são implementadas pela codifi- cação deprogramas complexos em linguagem assembly, programando timers, manipulando em baixo nível dispositivos periféricos, tarefas e prioridades de interrupção. A maior conseqüência desta abordagem é que o software de controle é produzido por técnicas ad hoc que podem apresentar baixa confiabilidade e alto custo. Para o projeto e implementação de um sistema de controle de tempo real embutido se utiliza,basicamente, de dois tipos de pro- fissionais, o engenheiro de controle e o engenheiro de software, que são especialistas cada um em sua área e que usam suas próprias ferramentas. Para tanto é de extrema valia que ambos troquem informações utilizando uma mesma linguagem. A ferramenta de projeto do engenheiro de controle são os diagramas de blocos funcionais que, mapeados em diagramas de componentes, fornecem ao engenheiro de software as informações necessárias. A simples utilização de blocos funcionais gera um sistema monotarefa, mas pressões do mercado exigem equipamentos que ofereçam maiores funcionalidades a seus clientes e isto representa mais tarefas a embutir no sistema. O modelo monotarefa começa a ser insuficiente, neste caso, para manter as restrições temporais no sistema final. Este trabalho descreveu uma proposta que visa melhorar o processo de construção (projeto e implementação) de sistemas embutidos utilizando o modelo multitarefa. Para tanto, o trabalho consistiu, principalmente, da proposta de um framework multitarefa e o desenvolvimento de um núcleo operacional de tempo real para dar suporte ao framework desenvolvido. Espera-se com este trabalho contribuir para a melhoria dos processos de desenvolvimento de software para sistemas embutidos no contexto do controle e automação.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Ciência da Computação. / Made available in DSpace on 2012-10-19T22:37:29Z (GMT). No. of bitstreams: 0Bitstream added on 2014-09-26T01:16:23Z : No. of bitstreams: 1 189813.pdf: 2078931 bytes, checksum: 4c7815faa27f2922ce87fe0c1ca0f03e (MD5) / Este trabalho está inserido no contexto do Sistema Operacional Aurora, e visa solucionar problemas de segurança associados a ativação e instanciação de objetos. A solução apresentada observa a arquitetura reflexiva do Aurora, sendo implementado como um meta-nível de modo que os aspectos de segurança sobre objetos são mantidos através de mecanismos de reflexão computacional. O objetivo deste trabalho foi o desenvolvimento de classes para tratar a segurança no sistema operacional Aurora, principalmente autenticação e permissão. Foram elaboradas classes e mecanismos de testes das mesmas em laboratório, as quais foram testadas junto com protótipos de outras classes do sistema Aurora que ainda estão em desenvolvimento. Um estudo sobre segurança nos principais sistemas operacionais encontrados hoje, também está aqui descrito, enfocando principalmente dois aspectos, autenticação e controle de permissão, este estudo permite a compreensão de como os dois principais modelos de segurança adotados em sistemas operacionais modernos operam, outros aspectos relativos à segurança no sistema operacional Aurora é tratada em trabalhos futuros.