La synthèse de fréquences est une fonction largement utilisée dans les émetteur-récepteurs radios. En général, la fonction synthèse de fréquence est réalisée à l’aide d’une boucle à verrouillage de phase utilisant des diviseurs de fréquence numériques. Cette thèse présente un nouveau type de diviseur de fréquence faisant appel à des mémoires D et son application à la synthèse de fréquences. Ce nouveau diviseur permet de repousser les limites des diviseurs numériques classiques à bascules D, en matière de fréquence maximale de fonctionnement et de consommation, tout en conservant leur souplesse d’utilisation. La première partie de cette thèse présente les techniques usuelles de réalisation des synthèses de fréquence et des diviseurs de fréquences, ainsi que le nouveau diviseur SRO à base de mémoires D, sujet de ces travaux. Une étude détaillée de ce diviseur est réalisée avec un premier modèle utilisant une approche numérique, puis un second plus réaliste faisant appel à une modélisation de type analogique. Cette étude démontre que ce nouveau diviseur SRO est capable de fonctionner à une fréquence plus élevée ou avec une consommation moindre, tout en réalisant les mêmes facteurs de division, que les diviseurs classiques à bascules D. La dernière partie de cette thèse présente plusieurs implémentations en technologies CMOS et BiCMOS de ST Microelectronics du diviseur SRO. En particulier son implémentation dans deux synthétiseurs de fréquences fractionnaires à 24 GHz montre son intérêt de part la réduction significative de consommation obtenue, tout en conservant une structure simple utilisant une surface de silicium réduite / Frequency synthesis is almost used in all RF transceivers, where this function is usually achieved by using phase-locked-loop circuits. Most often, the phase-locked-loop includes digital frequency dividers in the feedback that present high power dissipation and low maximum frequency at gigahertz frequencies. This thesis presents a versatile new D latch-based divider that improves these issues and its application to frequency synthesis. The first part presents several frequency synthesis techniques and theirs main characteristics. Then is described various classical frequency dividers and the proposed new D latch-based SRO divider. A detailed study of the SRO divider is presented with two approaches, the digital one and the analogue one. This study demonstrates the benefit of the SRO divider in terms of power dissipation and speed compared with the widely used D flip-flop based dividers. The last part presents several implementations of the SRO divider in CMOS and BiCMOS processes of ST Microelectronics. Particularly, the SRO divider was implemented in two 24 GHz fractional synthesizers, where it demonstrates its interest for reduction of power dissipation while using small silicon area.

Les industriels des semi-conducteurs cherchent à simplifier les processus de conception, de production, qui aujourd'hui, pour des raisons de complexité, sont relativement onéreux. L'objectif de cette thèse est d'étudier l'opportunité de concevoir des synthétiseurs de fréquences basés sur les boucles à verrouillage de délais pour des applications analogiques (oscillateur local, horloge pour convertisseurs analogique-numérique et numérique-analogique). Ceux-ci ont l'avantage entre autres, d'être complètement intégrables dans un procédé MOS. Ce travail propose l'étude théorique et le compte rendu de l'expérimentation de deux types de synthétiseurs de fréquences différents. Le premier des synthétiseurs multiplie la fréquence d'un signal de référence par un nombre entier. Si le principe utilisé est déjà étudié depuis quelques années, nous proposons une formulation plus fine de ses performances en bruit et en particulier, nous précisons le spectre de bruit de phase du signal de sortie attendu. Et, nous proposons son application comme oscillateur local de fréquence intermédiaire fixe dans une structure hétérodyne pour GSM. Le second synthétiseur de fréquences est d'une architecture originale. Il permet d'obtenir une horloge dont la fréquence est programmable et équivaut à la fréquence du signal de référence multipliée par un nombre rationnel. La formulation de la théorie de cette nouvelle fonction est établie, et les résultats des tests d'un circuit prototype, commentés. Ses performances lui permettent d'être utilisé comme horloge dans des systèmes de communications mobiles comme cela a pu être démontrer pour une application Bluetooth.

Les industriels des semi-conducteurs cherchent à simplifier les processus de conception, de production, qui aujourd'hui, pour des raisons de complexité, sont relativement onéreux. L'objectif de cette thèse est d'étudier l'opportunité de concevoir des synthétiseurs de fréquences basés sur les boucles à verrouillage de délais pour des applications analogiques (oscillateur local, horloge pour convertisseurs analogique-numérique et numérique-analogique). Ceux-ci ont l'avantage entre autres, d'être complètement intégrables dans un procédé MOS. Ce travail propose l'étude théorique et le compte rendu de l'expérimentation de deux types de synthétiseurs de fréquences différents. <br />Le premier des synthétiseurs multiplie la fréquence d'un signal de référence par un nombre entier. Si le principe utilisé est déjà étudié depuis quelques années, nous proposons une formulation plus fine de ses performances en bruit et en particulier, nous précisons le spectre de bruit de phase du signal de sortie attendu. Et, nous proposons son application comme oscillateur local de fréquence intermédiaire fixe dans une structure hétérodyne pour GSM. <br />Le second synthétiseur de fréquences est d'une architecture originale. Il permet d'obtenir une horloge dont la fréquence est programmable et équivaut à la fréquence du signal de référence multipliée par un nombre rationnel. La formulation de la théorie de cette nouvelle fonction est établie, et les résultats des tests d'un circuit prototype, commentés. Ses performances lui permettent d'être utilisé comme horloge dans des systèmes de communications mobiles comme cela a pu être démontrer pour une application Bluetooth.

Cette habilitation à diriger des recherches résume la majeure partie des activités que nous avons menées dans le domaine des systèmes communicants hautes fréquences, et qui nous ont permis d'en explorer l'élément central "synthèse de fréquences", dans ses déclinaisons intégrées sur silicium, véritables lignes directrices de nos travaux. Si la synthèse de fréquences est essentielle, c'est qu'elle permet aux différents standards de communication actuels (WiFi, Bluetooth, ZigBee, ...) et futurs (Wireless-HD, ...) d'exister et de cohabiter, de commuter entre les canaux des différents utilisateurs, et dans certaines techniques d'étalement de spectre, d'assurer des sauts de fréquences ultra rapides. De multiples aspects ont été abordés, dont l'originalité réside dans le croisement des approches analogiques, numériques, mixtes, basses et hautes fréquences, impliquant les niveaux composants, circuits et systèmes, depuis l'optimisation très ciblée de fonctions élémentaires jusqu'à une application de métrologie de bruit de phase totalement atypique car entièrement intégrée et reconfigurable, en passant par la remise en question d'architectures habituelles de synthèse visant à en résoudre certains défauts récurrents. En tout premier lieu, nous avons mené une activité de conception analogique " classique " d'oscillateurs intégrés, que notre participation à un projet européen nous a permis de coupler pour la première fois à des résonateurs à ondes acoustiques de volume (BAW) très sélectifs dans une approche SoC "above-IC" à 5 GHz. Ils ont affiché des performances en bruit de phase à l'état de l'art au moment de leur publication. À côté de cela, nous avons développé des activités autour de la boucle à verrouillage de phase (PLL), fonction complexe standard des synthèses de fréquences. Avec elles, nous avons pu mettre en oeuvre des techniques de conception originales dans la numérisation haute fréquence des fonctions de la boucle, diviseurs, comparateurs phase/fréquence et filt res, ce qui nous a permis de dépasser certaines limitations au regard des technologies standards utilisées, en termes de chemins critiques, de parasites et de fréquences de fonctionnement notamment. En nous intéressant à la numérisation du dernier bloc de la PLL, l'oscillateur contrôlé en tension (VCO), nous nous sommes tournés vers le synthétiseur de fréquences digital direct (DDS). C'est avec cette fonction, dont le domaine d'application se révéla bien plus large que le seul oscillateur numérique (NCO), que nous avons pu apporter les solutions les plus singulières, voire les plus osées, en totale rupture avec les habitudes du domaine basse fréquence dont elle est issue. Nous avons ainsi été les premiers à proposer une architecture basse consommation de plusieurs milliers de transistors et fonctionnant au-delà de la gamme RF (6 GHz) sur une technologie pourtant grand public. Un brevet nous a également permis de mettre en valeur un fonctionnement spécial du DDS, capable de lui faire générer facilement des impulsions ultra-large bande (UWB). Dans une dernière partie, nous avons abordé les systèmes de mesure sur puce, et en particulier la mesure intégrée de bruit de phase, paramètre dont la minimisation est essentielle à la qualité des systèmes communicants. Nous avons montré qu'il était possible de concevoir sur une technologie courante des fonctions analogiques d'instrumentation dont la contribution minime en bruit a pu permettre la création d'un banc de mesure de bruit de phase reconfigurable totalement intégré. Les déclinaisons de ce banc, décrites dans un brevet, le rendent capable aussi bien de mesurer le bruit de phase de sources de fréquences que celui résiduel de quadripôles. Nul doute que les micro et nano systèmes hétérogènes multiphysiques du futur sauront tirer bénéfice de tels bancs de mesure miniatures intégrés, autorisant un traitement du signal des plus fidèle car effectué "au plus proche" des différents capteurs à interroger. Notre contribution s' est toujours voulue volontairement appliquée, en gardant à l'esprit certaines notions élémentaires telles que le coût et la consommation raisonnés des techniques et technologies mises en oeuvre, que la quête de l'innovation et de l'excellence doit malgré tout motiver, mais que le Graal de la performance ultime peut facilement faire oublier.