La generación de números aleatorios es un punto clave en los sistemas criptográficos,su desempeño depende del nivel de aleatoriedad que son capaces de generar. Particularmente, en aplicaciones móviles estos generadores de números aleatorios están sujetos a fuertes restricciones a nivel de diseño de circuito integrado. En la presente tesis se realizó el diseño y simulación de un circuito generador de números aleatorios en tecnología CMOS 0.35 m para el procesador criptográfico de una tarjeta inteligente (Smart Card). El método de generación consiste en el muestreo de un oscilador con jitter elevado, el cual permite dividir al circuito en tres bloques principales. El primero de ellos es el oscilador que fija la frecuencia de muestreo cuyo periodo debe ser mucho más pequeño, en promedio, que el del oscilador con jitter elevado. El segundo bloque consiste en el circuito muestreador, implementado mediante un flip flop tipo T. El tercer bloque es el oscilador afectado por jitter del cual depende, en gran medida, la calidad de los números aleatorios generados. Este consiste en un oscilador triangular donde el ruido térmico, introducido por un par de resistencias, es amplificado. Estos tres bloques, trabajando de manera conjunta, generan los números aleatorios cuya calidad se analizó mediante los algoritmos propuestos por el National Institute of Standards and Technology (NIST) para verificar si el generador es lo suficientemente aleatorio como para ser utilizado en aplicaciones criptográficas. La estructura del presente documento se detalla a continuación. En el primer capítulo se definió el problema a resolver. En el segundo capítulo, se revisaron los conceptos teóricos fundamentales relacionados a los números aleatorios y tecnología CMOS, asimismo, se presentaron diferentes metodologías actuales de generación de números aleatorios en circuitos integrados. En el tercer capítulo, se analizó con detalle la topología a usar y se realizó su diseño respectivo. En el cuarto capítulo se hicieron las simulaciones necesarias para verificar el correcto funcionamiento del circuito y se analizaron las secuencias de números obtenidas usando los algoritmos propuestos por el NIST. Finalmente, se presentan las conclusiones y recomendaciones. / Tesis

En el presente trabajo de tesis se realizó el diseño de un circuito de protección contra ataques del tipo Differential Power Analysis (DPA) aplicado a tarjetas inteligentes. Este tipo de tarjetas presenta la misma apariencia física de una tarjeta de crédito pero en su estructura cuenta con un circuito integrado. Se utilizó la tecnología AMS 0.35m de la compañía Austriamicrosystem, y se aplicó la técnica denominada Atenuación de Corriente. Esta se basa en la implementación de un circuito ubicado entre la fuente de alimentación y el procesador criptográfico de la tarjeta inteligente, el cual logra disminuir las variaciones de consumo de corriente presentes durante una operación criptográfica. El circuito de protección se dividió en tres bloques: Sensor de Corriente, Amplificador de Transimpedancia e Inyector de Corriente. Cada uno de estos bloques fue diseñado tomando criterios del diseño de circuitos integrados analógicos, tales como consumo de potencia, área ocupada y ganancia. Para esta etapa de diseño se utilizó el modelo Level 1 del transistor MOSFET. Posteriormente, se realizaron simulaciones a cada uno de los bloques del circuito de protección usando el software Cadence. Finalmente, una vez alcanzados los requerimientos establecidos, se procedió al desarrollo del layout físico del circuito diseñado. El circuito diseñado logra una atenuación de las variaciones de consumo de corriente del 86%. Entre sus principales características se puede mencionar que consume 35.5mW , ocupa 2 60000m y presenta 96MHz de ancho de banda. / Tesis

En la actualidad, en el Perú, las instituciones de salud almacenan las historias clínicas en grandes y desorganizados archivos cuyo acceso no es fácil ni oportuno. Asimismo, toda la información queda disponible sólo para el personal asistencial de dicho establecimiento de salud, sin poder ser compartida con otras entidades prestadoras de este servicio. En este contexto existe la necesidad de contar con un dispositivo físico portable que almacene la información básica sobre la historia clínica de un paciente. Las smart cards, para el área de salud, almacenan estos datos y evitan los problemas actuales, como el desvío de medicamentos, la demora de la admisión en las instituciones de salud; además, de estar disponible en situaciones de emergencia en donde es de vital importancia conocer datos como grupo sanguíneo, alergias u otro dato relevante. El presente trabajo tiene como objetivo el diseño y desarrollo de una interfaz de comunicación entre smart card y PC para identificación sanitaria. Para ello, se desarrolló el hardware y software necesario que permitió leer y escribir los datos clínicos en la tarjeta inteligente. El hardware desarrollado permite la comunicación con la smart card; además, de la comunicación con la PC. El software desarrollado, para la interfaz gráfica de usuario, además de permitir la gestión de los datos almacenados en la smart card, se comunica con una plataforma de base de datos la cual almacena las tablas de consulta que se basan en estándares internacionales de interoperabilidad semántica, los datos del paciente como soporte de información y usuarios del sistema como personal de admisión, especialistas en salud y administradores del sistema. Según las pruebas realizadas, se logró almacenar y leer los datos clínicos en la smart card, la gestión de los mismos desde la interfaz gráfica de usuario, el funcionamiento adecuado de las herramientas del sistema para los diferentes tipos de usuarios y, finalmente, la comunicación con la base de datos almacenada en un servidor. / Tesis

Magíster en Ciencias, Mención Computación / Ingeniero Civil en Computación / A fines del año 2007 se descubrieron vulnerabilidades en el cifrado de las tarjetas modelo MIFARE Classic, populares en el mundo por su masivo uso en sistemas de transporte público. En Chile son usadas como medio de pago en el Transantiago, sistema de transporte público iniciado el 2007, bajo el nombre de tarjetas bip!. A raíz de estas vulnerabilidades, las tarjetas bip! fueron blanco de masivos ataques el año 2014. El objetivo de este trabajo es analizar la seguridad de la utilización de la tarjeta bip! como sistema de pago, y las consecuencias que las vulnerabilidades de la tarjeta pueden llegar a tener sobre la población chilena. Para esto, este trabajo mide no sólo la factibilidad técnica de varios ataques (tanto conocidos como nuevos) sino también el eventual impacto de los mismos. Partiendo de una revisión cuidadosa de los estándares, especificaciones y diversos ataques de sistemas similares, el análisis utiliza diversas técnicas, destacando entre ellas la ingeniería reversa efectuada sobre el sistema y las distintas tarjetas bip! utilizadas, la ingeniería reversa de aplicaciones móviles asociadas al sistema, y la experimentación directa sobre el sistema distribuido real y en funcionamiento del Transantiago, utilizando sólo información públicamente disponible (no información privilegiada). Fruto de este trabajo, en esta tesis se presentan y discuten los resultados obtenidos del análisis mencionado anteriormente, incluidos los éxitos y fracasos cosechados tras intentar vulnerar las medidas de seguridad encontradas. También se analizan las posibles mitigaciones para dichos ataques y se presentan propuestas de mejora. Entre sus resultados más relevantes, destacan varios ataques exitosos que permiten, por ejemplo, inhabilitar tarjetas de otros usuarios mediante el contacto, obtener información personal del dueño de una tarjeta, e incluso obtener beneficios económicos directos. Ejemplo de estos últimos están los ataques donde se simula un transbordo en vez de un viaje nuevo, se modifica el saldo almacenado en una tarjeta o se vuelve a estados previos de la misma utilizando información almacenada previamente en la tarjeta. Junto con esto, el trabajo también clarifica la distribución de la información almacenada en cada tarjeta y su función en el contexto del sistema, aprendida gracias a los distintos experimentos realizados. Finalmente, desde una perspectiva más general, este trabajo entrega un estudio comprensivo de los efectos del uso de una tecnología vulnerable en la operación de un sistema de pago asociado a un sistema de transporte masivo como el Transantiago.

Ingeniero Civil / El presente trabajo de título tiene por objetivo analizar ciertos patrones anómalos en las transacciones realizadas por los usuarios de Transantiago, sistema de transporte público de Santiago, realizado mediante la tarjeta de pago integrado llamada bip!, los cuales impiden obtener la estimación de bajada en paradero de los usuarios mediante la metodología aplicada para aquello, que actualmente logra obtener un 80% de estimaciones de bajada. El objetivo específico de este trabajo es proponer soluciones desde el punto de vista metodológico a aquellas anomalías detectadas y estudiadas que impiden una obtención completa de la estimación de bajada de los usuarios de Transantiago. Estas soluciones deben ser factibles de incorporar en el modelo, tanto del punto de vista metodológico como del punto de vista computacional. Como parte de este trabajo se revisó tanto el modelo de asignación de bajada en paraderos, en el cual se basa este trabajo, como experiencias internacionales en el uso de información extraída a partir de sistemas de pago similares al de Santiago. Ambas revisiones permiten dar a conocer la base en la cual se trabajará en encontrar y analizar aquellas problemáticas que afecten la metodología. Se realiza además un análisis estadístico de los problemas encontrados, con el fin de tener un estudio más acabado de las anomalías, y desprender de ellas las causas que las originan. Esto conlleva hacer un análisis a parte importante del 20% de estimaciones de bajada que no son posibles de obtener. Entre los principales problemas se destacan el multipago, los problemas de datos de los buses y la validación en zonas paga. En estos tres casos se abordan problemas relacionados con estimación de paradero de bajada nula como estimaciones de bajada incorrectas producto de fallas en el modelo. Luego de analizar las principales anomalías y sus causas, se proponen soluciones factibles orientadas a dos ámbitos: una mejora en los datos de ingreso y cambios en las definiciones de patrones asociados a la forma de viajar de los usuarios de transporte público. Esto si bien no permitirá que el 100% de las estimaciones sean obtenidas, si logrará aumentar con respecto al porcentaje actual de estimaciones.

La información que se puede extraer, deducir e interpretar a partir de las transacciones realizadas con las tarjetas BIP (smart card) en conjunto con los datos entregados por el sistema de posicionamiento global (GPS) existente en los buses del sistema de transporte de la ciudad de Santiago son una nueva herramienta muy potente que provee gran cantidad de información que antes era impensado tener. El objetivo principal del presente trabajo de título es establecer una metodología sólida que sea capaz de realizar la extracción y el procesamiento de la información obtenida a partir de las transacciones BIP del sistema de transporte público de Santiago, proporcionando exámenes detallados de cada objeto dentro del sistema y determinando la correcta estimación del destino del viaje que comienza con cada transacción. Se revisaron experiencias mundiales que utilizan smart cards como medio de pago además de algunas metodologías de extracción de información y tratamientos de datos, identificando y adaptando (de acuerdo a las características del caso de Santiago) diversos supuestos que apuntan a la estimación de bajada, detección de errores, recuperación de información y generación de matrices origen-destino. Para la información disponible se determinó que las principales fortalezas radican en los altos porcentajes de información correcta y útil que presentan las bases de datos, mostrando un 97% de información completa para la ubicación de transacciones (lo que implica la posibilidad de tener dicho porcentaje de estimaciones de punto de bajada), y un 87% de registros de posición útiles que permiten el seguimiento de los usuarios. A partir de la sensibilidad con el problema adquirida al realizar un exhaustivo análisis exploratorio sobre una muestra pequeña de tarjetas, se llega al resultado final donde se plantea una metodología de 5 procesos principales que consideran la interacción entre los elementos presente en el sistema y que permite conocer los destinos de las etapas así como la composición de los viajes y características de éste. Destaca el proceso de estimación de bajada, el cual según el sitio donde se realiza la transacción (bus, metro ó zona paga) establece el procedimiento a seguir considerando la dinámica del sistema, e incorporando las características del modo utilizado, además en este proceso se enriquece los métodos encontrados en la literatura, incorporando en la elección del usuario la variable tiempo de viaje además de la mínima distancia, para las etapas de viaje realizadas en bus. Los procesos establecidos enriquecen la información disponible generando herramientas que facilitan el posterior análisis de ella.

Magíster en Ciencias, Mención Computación. Ingeniera Civil en Computación / La integración de tarjetas inteligentes en sistemas de transporte público ha permitido que los operadores, autoridades e investigadores, tengan acceso a una mejor perspectiva del servicio. La colección diaria de transacciones de tarjetas inteligentes trae consigo problemas propios del manejo de grandes volúmenes de datos: problemas metodológicos y nuevos desafíos. Por ejemplo, para hacer un análisis longitudinal del comportamiento de los usuarios, se necesitan los registros de transacciones en largos periodos de tiempo. No obstante, no todos los sistemas de transporte asocian información del usuario a las tarjetas inteligentes. Luego, las tarjetas se vuelven intercambiables, y no es posible asegurar la relación uno a uno entre usuarios y tarjetas. Este problema se vuelve una limitación mayor cuando el sistema presenta una alta renovación de tarjetas. El objetivo de esta tesis es medir la estabilidad y unicidad del comportamiento de usuarios de transporte público, con el fin de evaluar la posibilidad de reconocer a los usuarios a través de su movilidad. Para lograr lo anterior, se implementan tres algoritmos de caracterización y comparación de la movilidad humana: dos adaptaciones de algoritmos de la literatura, y uno diseñado y calibrado en esta tesis. Los tres algoritmos se evalúan bajo dos perspectivas: - Cuán variable es la movilidad de los usuarios a través del tiempo. - Cuán característica es la movilidad de los usuarios respecto a sus pares. Para medir cuán variables son los usuarios se utilizó una base de datos de registros de dos años del sistema de transporte público de Gatineau, Canadá. Para medir la capacidad de reconocer usuarios se utilizó una base de datos de registros de dos semanas, separadas por un intervalo de cinco meses, del sistema de transporte público de Santiago, Chile. Los tres algoritmos reportan diferencias en el grado de variabilidad de los usuarios y en la capacidad de distinguirlos según su movilidad. Sin embargo, se observa de manera transversal que a mayor cercanía entre los periodos observados menor es la variabilidad medida. Del mismo modo se observa que a mayor tamaño de los periodos comparados, mayor es la estabilidad de la movilidad. Por otra parte, si bien los usuarios presentan una alta variabilidad en la movilidad, la mayoría posee una componente estable en el tiempo. En relación a la capacidad de reconocer a los usuarios, se observa que hay un grupo de usuarios distinguible por los tres algoritmos, del mismo modo, hay usuarios no distinguibles por ninguno. Se concluye que es posible reconocer a usuarios mediante su movilidad en transporte público, pero con una alta tasa de error. / Este trabajo ha sido parcialmente financiado por el Instituto de Sistemas Complejos de Ingeniería (CONICYT-PIA_FB0816), el Fondo Nacional de Desarrollo Científico y Tecnológico (FONDECYT 116_1589, FONDEF D10E_1002), y el programa de estadías cortas de investigación del departamento de postgrado y postítulo de la Vicerrectoría de Asuntos Académicos de la Universidad de Chile

En la actualidad, en el Perú, las instituciones de salud almacenan las historias clínicas en grandes y desorganizados archivos cuyo acceso no es fácil ni oportuno. Asimismo, toda la información queda disponible sólo para el personal asistencial de dicho establecimiento de salud, sin poder ser compartida con otras entidades prestadoras de este servicio. En este contexto existe la necesidad de contar con un dispositivo físico portable que almacene la información básica sobre la historia clínica de un paciente. Las smart cards, para el área de salud, almacenan estos datos y evitan los problemas actuales, como el desvío de medicamentos, la demora de la admisión en las instituciones de salud; además, de estar disponible en situaciones de emergencia en donde es de vital importancia conocer datos como grupo sanguíneo, alergias u otro dato relevante. El presente trabajo tiene como objetivo el diseño y desarrollo de una interfaz de comunicación entre smart card y PC para identificación sanitaria. Para ello, se desarrolló el hardware y software necesario que permitió leer y escribir los datos clínicos en la tarjeta inteligente. El hardware desarrollado permite la comunicación con la smart card; además, de la comunicación con la PC. El software desarrollado, para la interfaz gráfica de usuario, además de permitir la gestión de los datos almacenados en la smart card, se comunica con una plataforma de base de datos la cual almacena las tablas de consulta que se basan en estándares internacionales de interoperabilidad semántica, los datos del paciente como soporte de información y usuarios del sistema como personal de admisión, especialistas en salud y administradores del sistema. Según las pruebas realizadas, se logró almacenar y leer los datos clínicos en la smart card, la gestión de los mismos desde la interfaz gráfica de usuario, el funcionamiento adecuado de las herramientas del sistema para los diferentes tipos de usuarios y, finalmente, la comunicación con la base de datos almacenada en un servidor.

La generación de números aleatorios es un punto clave en los sistemas criptográficos,su desempeño depende del nivel de aleatoriedad que son capaces de generar. Particularmente, en aplicaciones móviles estos generadores de números aleatorios están sujetos a fuertes restricciones a nivel de diseño de circuito integrado. En la presente tesis se realizó el diseño y simulación de un circuito generador de números aleatorios en tecnología CMOS 0.35 m para el procesador criptográfico de una tarjeta inteligente (Smart Card). El método de generación consiste en el muestreo de un oscilador con jitter elevado, el cual permite dividir al circuito en tres bloques principales. El primero de ellos es el oscilador que fija la frecuencia de muestreo cuyo periodo debe ser mucho más pequeño, en promedio, que el del oscilador con jitter elevado. El segundo bloque consiste en el circuito muestreador, implementado mediante un flip flop tipo T. El tercer bloque es el oscilador afectado por jitter del cual depende, en gran medida, la calidad de los números aleatorios generados. Este consiste en un oscilador triangular donde el ruido térmico, introducido por un par de resistencias, es amplificado. Estos tres bloques, trabajando de manera conjunta, generan los números aleatorios cuya calidad se analizó mediante los algoritmos propuestos por el National Institute of Standards and Technology (NIST) para verificar si el generador es lo suficientemente aleatorio como para ser utilizado en aplicaciones criptográficas. La estructura del presente documento se detalla a continuación. En el primer capítulo se definió el problema a resolver. En el segundo capítulo, se revisaron los conceptos teóricos fundamentales relacionados a los números aleatorios y tecnología CMOS, asimismo, se presentaron diferentes metodologías actuales de generación de números aleatorios en circuitos integrados. En el tercer capítulo, se analizó con detalle la topología a usar y se realizó su diseño respectivo. En el cuarto capítulo se hicieron las simulaciones necesarias para verificar el correcto funcionamiento del circuito y se analizaron las secuencias de números obtenidas usando los algoritmos propuestos por el NIST. Finalmente, se presentan las conclusiones y recomendaciones.

En el presente trabajo de tesis se realizó el diseño de un circuito de protección contra ataques del tipo Differential Power Analysis (DPA) aplicado a tarjetas inteligentes. Este tipo de tarjetas presenta la misma apariencia física de una tarjeta de crédito pero en su estructura cuenta con un circuito integrado. Se utilizó la tecnología AMS 0.35m de la compañía Austriamicrosystem, y se aplicó la técnica denominada Atenuación de Corriente. Esta se basa en la implementación de un circuito ubicado entre la fuente de alimentación y el procesador criptográfico de la tarjeta inteligente, el cual logra disminuir las variaciones de consumo de corriente presentes durante una operación criptográfica. El circuito de protección se dividió en tres bloques: Sensor de Corriente, Amplificador de Transimpedancia e Inyector de Corriente. Cada uno de estos bloques fue diseñado tomando criterios del diseño de circuitos integrados analógicos, tales como consumo de potencia, área ocupada y ganancia. Para esta etapa de diseño se utilizó el modelo Level 1 del transistor MOSFET. Posteriormente, se realizaron simulaciones a cada uno de los bloques del circuito de protección usando el software Cadence. Finalmente, una vez alcanzados los requerimientos establecidos, se procedió al desarrollo del layout físico del circuito diseñado. El circuito diseñado logra una atenuación de las variaciones de consumo de corriente del 86%. Entre sus principales características se puede mencionar que consume 35.5mW , ocupa 2 60000m y presenta 96MHz de ancho de banda.