L'objectif de ce travail est d'aborder la conception de réseaux d'adaptation d'impédance accordable (RAA) dans deux contextes bien distincts en radiofréquences : le RAA en faible signal et le RAA en fort signal.Concernant les aspects faible signal, des critères de performance de RAA ont été établis et étudiés. Une nouvelle expression générale de l'efficacité d'un RAA a été développée. Elle permet de prédire le rendement d'un RAA à partir des facteurs de qualité des composants dont on dispose dans une technologie donnée et du rapport de transformation à réaliser. Des abaques de couverture d'impédances en fonction des pertes d'insertion ont été calculés. Ils mettent en évidence les régions de couverture où le RAA apporte une amélioration à la performance du système, pour diverses topologies de RAA.Un démonstrateur sur PCB a été réalisé. Il est constitué de deux RAA, qui assurent l'adaptation simultanée d'un amplificateur de puissance sur une large plage d'impédances, comprises dans un cercle de l'abaque de Smith d'équation VSWR < 5 :1. La zone de couverture a été mesurée et présentée en fonction des pertes d'insertion, qui mettent en évidence les régions où les RAA contribuent à l'amélioration de la performance de l'amplificateur et celles où les pertes d'insertion du RAA n'arrivent pas à compenser le gain du à la réduction des coefficients de réflexion.Dans une seconde partie, la conception de RAA en fort signal a été traitée. L'objectif a été de présenter à la sortie d'un amplificateur de puissance les impédances qui optimisent son efficacité pour chaque puissance de travail. Un démonstrateur en technologie CMOS SOI 130 nm a été conçu et simulé. Il consiste en un amplificateur de puissance pour le standard WCDMA, fonctionnant à 900 MHz, et un RA accordable par des varactors MOS, capable de générer les impédances optimales correspondant à des puissances de sortie comprises entre 20 et 30 dBm. Les résultats ont mis en évidence le bénéfice apporté par l'insertion d'un RA accordable par rapport à un RA fixe.

Cette thèse porte sur l'étude d'antennes intégrées sur silicium aux fréquences millimétriques, dans le but d'aboutir à des modules d'émission-réception totalement intégrés et reportés par des technologies standards dans un objet communicant. Ce travail comprend deux axes majeurs: Le première axe traite de l'étude, la conception et la réalisation d'antennes intégrées dans un boitier standard QFN couplées à un circuit émetteur-récepteur Ultra Large Bande (ULB) à 60 GHz comprenant des antennes intégrées de type dipôle replié fabriquées en technologie CMOS SOI 65-nm sur silicium haute résistivité. Dans un premier temps, nous avons défini le modèle de simulation à partir duquel nous avons étudié les performances des antennes prenant en compte l'influence de l'environnement (boitier, capot, fil d'interconnexions et technologie de fabrication). Dans un second temps, nous avons réalisé une optimisation des performances en adaptation et en rayonnement en ajoutant au sein du boitier un substrat et des éléments rayonnants couplés aux antennes intégrées sur la puce. Ce dispositif permet de réaliser des communications très haut débit (jusqu'à 2.2 Gbps) avec une très faible consommation d'énergie. Nous montrons qu'il est possible d'atteindre une distance de communication de plusieurs mètres grâce à un réseau transmetteur réalisé en technologie imprimée.Le deuxième axe porte sur la conception et la réalisation d'antennes multifaisceaux en bande V pour applications à long portée; il propose d'associer un réseau transmetteur réalisé sur technologie imprimée à un réseau focal constitué d'un petit nombre d'antennes intégrées sur silicium afin d'obtenir un compromis intéressant entre le niveau de gain, le coût et les capacités de dépointage de faisceau. Plusieurs réseaux sont démontrés avec un faisceau en polarisation circulaire, un gain de 18.6 dBi et une capacité de dépointage de ±24°. / This PhD thesis investigates the integration of antennas on silicon substrates at millimetre-wave frequencies in order to obtain fully-integrated and packaged transceiver modules using standard technologies in wireless devices. This work is organized in two main parts:In the first part, we investigated the design and realization of integrated antennas in a standard QFN package coupled to a 60 GHz Ultra-Wide-Band (UWB) transceiver chip with two integrated folded-dipole antennas implemented in a 65-nm CMOS-SOI technology on high-resistivity silicon. We defined a simulation model from which we studied the performance of integrated antennas, taking into account the influence of the environment (package, lid, wirebonding and manufacturing technology). Then, we optimized the antenna performances in impedance matching and radiation gain using radiating elements printed on a substrate and coupled to the on-chip folded dipoles. This antenna led to the demonstration of high-data rate communications (up to 2.2 Gbps) with a very low power consumption. We showed that the communication distance can be extended up to several meters using a transmit array printed on a low-loss substrate.In the second part, we investigated the design and realization of multibeam antennas in V-band for long-range applications; it is based on a transmit-array realized in standard printed technologies associated with a focal source array, which consists of a small number of integrated antennas on silicon in order to achieve a good compromise between the radiation gain, the cost and the beam steering capabilities. Several arrays were demonstrated with a circularly-polarized beam, a gain of 18.6 dBi et a beam-steering capability of ±24°.

L’objectif de ce travail est d’aborder la conception de réseaux d’adaptation d’impédance accordable (RAA) dans deux contextes bien distincts en radiofréquences : le RAA en faible signal et le RAA en fort signal.Concernant les aspects faible signal, des critères de performance de RAA ont été établis et étudiés. Une nouvelle expression générale de l’efficacité d’un RAA a été développée. Elle permet de prédire le rendement d’un RAA à partir des facteurs de qualité des composants dont on dispose dans une technologie donnée et du rapport de transformation à réaliser. Des abaques de couverture d’impédances en fonction des pertes d’insertion ont été calculés. Ils mettent en évidence les régions de couverture où le RAA apporte une amélioration à la performance du système, pour diverses topologies de RAA.Un démonstrateur sur PCB a été réalisé. Il est constitué de deux RAA, qui assurent l’adaptation simultanée d’un amplificateur de puissance sur une large plage d’impédances, comprises dans un cercle de l’abaque de Smith d’équation VSWR < 5 :1. La zone de couverture a été mesurée et présentée en fonction des pertes d’insertion, qui mettent en évidence les régions où les RAA contribuent à l’amélioration de la performance de l’amplificateur et celles où les pertes d’insertion du RAA n’arrivent pas à compenser le gain du à la réduction des coefficients de réflexion.Dans une seconde partie, la conception de RAA en fort signal a été traitée. L’objectif a été de présenter à la sortie d’un amplificateur de puissance les impédances qui optimisent son efficacité pour chaque puissance de travail. Un démonstrateur en technologie CMOS SOI 130 nm a été conçu et simulé. Il consiste en un amplificateur de puissance pour le standard WCDMA, fonctionnant à 900 MHz, et un RA accordable par des varactors MOS, capable de générer les impédances optimales correspondant à des puissances de sortie comprises entre 20 et 30 dBm. Les résultats ont mis en évidence le bénéfice apporté par l’insertion d’un RA accordable par rapport à un RA fixe. / The aim of this research was the design of tunable matching networks, in two different contexts: the TMN at low and high signals.Performance criteria of TMN were studied. A general expression has been developed that estimates the TMN efficiency in function of the quality factor of the components used. The impedance coverage of different RAA topologies was plotted in function of the insertion losses.For the small signal, we designed a prototype in PCB, composed by two TMN, which ensure the simultaneous matching of a power amplifier in a wide range of impedances, included in a circle of the Smith chart VSWR < 5: 1. The coverage area was measured and presented in function of the insertion losses, emphasizing the areas where the TMN contribute to improve the amplifier performance and those where insertion losses of the TMN are not able to compensate gain with the reduction of the reflection coefficients.Subsequently, we discussed the design of TMN for the large signal. The objective is to present at the output of a power amplifier, the impedances that optimize efficiency for each power of operation. A 130 nm SOI prototype was designed and simulated, consisting of a power amplifier for WCDMA standard, 900 MHz, and a MN tunable by MOS varactors able to produce the optimal impedances corresponding to an output power between 20 and 30 dBm. The results showed the benefit provided by inserting a tunable MN compared to a fixed one.