Les technologies d'empilement vertical de circuits intégrés, plus connues sous le terme « intégration 3D », ont connu un développement important durant les six dernières années, dans l'optique de proposer une alternative aux approches bidimensionnelles traditionnelles comme les Systems on Chip (SoC). Cette nouvelle architecture a été adaptée au domaine du packaging des circuits intégrés à travers le packaging en 3D réalisé à l'échelle de la plaque ou 3D-WLP pour 3D-Wafer Level Packaging. L'intégration 3D-WLP permet une diminution des tailles des dispositifs finaux, une augmentation de la densité des interconnexions ainsi qu'une réduction des coûts de fabrication. La maîtrise de la réalisation des via traversant, ou TSV pour Through Silicon Via, est une étape clé qui permet d'assurer une connexion électrique entre les différents niveaux empilés. On s'intéresse dans ces travaux de thèse au TSV dans son approche via-last, c'est-à-dire fabriqué en face arrière du dispositif, après les transistors et les niveaux de métallisation de la face avant, et plus particulièrement à l'étape de passivation organique des TSV. En effet, ce via traversant est d'un diamètre trop important pour être complètement rempli avec sa métallisation en cuivre. L'étude concerne donc une solution incluant un remplissage en polymère afin d'améliorer la solution existante en termes de fiabilité et de compatibilité avec des empilements verticaux supplémentaires. / 3D integration technologies for integrated circuits have been widely developed during the six last years in order to propose an alternative to bi-dimensional approaches such as the Systems on Chip (SoC). This new architecture is also used for integrated circuits packaging through 3D-Wafer Level Packaging (3D-WLP). Thus, vertical stacking allows smaller package footprint, higher interconnection density and lower fabrication costs. Through silicon via (TSV) is a key technology that insures vertical electrical interconnection between the stacked levels. This thesis deals with the via-last approach which consists in realizing the TSV at the back-side of the wafer, after the Front End Of the Line (FEOL) and the Back End Of the Line (BEOL), both located at the front-side. During the metallization steps, only a copper liner is electroplated in the TSV since its diameter is too large to achieve a complete metal filling. This study focuses on the TSV polymer insulation step and more specifically, a solution including a TSV polymer filling in order to improve the existing configuration in terms of reliability and compatibility with further 3D stacking.

Les fréquences de fonctionnement élevées des puces semi-conductrices génèrent des flux de chaleurs importants qu'il est nécessaire d'évacuer pour éviter la destruction de la puce. Un module standard dans le domaine de l'électronique de puissance est composé d'une puce en silicium, d'un isolant électrique (substrat) et d'un dissipateur thermique (drain) permettant l'évacuation de la chaleur. Cette chaleur induit des contraintes thermomécaniques dues à la dilatation différentielle des matériaux.Deux concepts nouveaux proposés permettent de palier ces problèmes et d'augmenter la fiabilité générale des systèmes électroniques. Le premier est la conception et l'élaboration d'un drain composite à propriétés thermiques adaptatives (coefficient de dilatation thermique et conductivité thermique). Dans le deuxième, une nouvelle méthode d'assemblage est présentée. Elle permet, au moyen d'un film métallique Sn ou Au, de créer des composés intermétalliques stables dans le temps. / The high operating frequencies of semiconductor chips generate heat fluxes it is important to be evacuated in order to avoid the destruction of the chip. A standard module in the field of power electronics is composed of a silicon chip, an electrical insulator (substrate) and a heat sink (drain) for the evacuation of heat. This heat induces thermomechanical stresses due to differential expansion of materials.Two new concepts proposed can overcome these problems and increase the overall reliability of electronic systems. The first is the design and development of a drain composite adaptive thermal properties (thermal expansion coefficient and thermal conductivity). In the second, a new assembly method is presented. It allows, by means of a metal film Sn or Au, intermetallic compounds to create stable over time.

This thesis is aimed to Design of Experiments methodology. Main purpose of this thesis is to create detailed materials for lessons of Design of Experiments in Quality Control courses. Thesis contains case studies which are applicable for education purposes. Design of Experiments has been applied for solder joints quality evaluation. Solder joints have been modeled in software ANSYS and finite element method has been applied for thermomechanical stress evaluation.