Spelling suggestions: "subject:"transistor sans jonction"" "subject:"ransistor sans jonction""
1 |
Caractérisation électrique de transistors sans jonctions avec simulation numériqueJeon, Dae-Young 23 October 2013 (has links) (PDF)
L'invention du premier transistor à Bell lab's, dans le groupe de W. Shockley, en 1947 a été suivie d'une ère de développement des circuits intégrés (IC). Depuis plusieurs dizaines d'années, la dimension critique des transistors métal/oxyde/semi-conducteurs (les transistors MOS), la longueur physique de la grille, a diminué à un rythme régulier. Cette évolution, motivée par des raisons économiques, a été anticipée par G. Moore, et est de ce fait connue sous le nom de "loi de Moore". La dimension de grille a d'ores et déjà été réduite de plus de 2 ordres de grandeur et, dans son édition2012, l'association ITRS prédit qu'elle décroîtra encore, de 22nm en 2011 à environ 6nm en 2026 [1].Toutefois, cette réduction des dimensions fait apparaître un certain nombre d'effets secondaires qui altèrent le fonctionnement idéal des transistors MOS [2].
|
2 |
Caractérisation électrique de transistors sans jonctions avec simulation numérique / Electrical characterization of junctionless transistors with numerical simulationJeon, Dae-Young 23 October 2013 (has links)
L'invention du premier transistor à Bell lab's, dans le groupe de W. Shockley, en 1947 a été suivie d'une ère de développement des circuits intégrés (IC). Depuis plusieurs dizaines d'années, la dimension critique des transistors métal/oxyde/semi-conducteurs (les transistors MOS), la longueur physique de la grille, a diminué à un rythme régulier. Cette évolution, motivée par des raisons économiques, a été anticipée par G. Moore, et est de ce fait connue sous le nom de "loi de Moore". La dimension de grille a d'ores et déjà été réduite de plus de 2 ordres de grandeur et, dans son édition2012, l'association ITRS prédit qu'elle décroîtra encore, de 22nm en 2011 à environ 6nm en 2026 [1].Toutefois, cette réduction des dimensions fait apparaître un certain nombre d'effets secondaires qui altèrent le fonctionnement idéal des transistors MOS [2]. / In this dissertation, the performance of junction less transistors (JLTs) as possible candidates for the continuation of Moore’s law was investigated experimentally based on an in-depth study of their electrical characteristics. Current-voltage I-V and capacitance-voltage C-V were analyzed in a wide rangeof temperatures (from 80 K to 350 K) in correlation with device operation mechanism. Lowfrequencynoise was also studied and compared to that of inversion-mode transistors. This study requirednew parameter extraction methods to be defined for JLTs. Their validity was confirmed by 2-dimensional (2D) simulation results. They will be detailed in this dissertation.
|
3 |
Interaction électron-phonon dans le cadre du formalisme des fonctions de Green hors-équilibre : application à la modélisation de transistors MOS de type p / Electron-phonon interactions within the quantum formalism of Nonequilibrium Green’s Function applied to the simulation of p-type MOSFETsDib, Elias 19 December 2013 (has links)
Depuis que les dimensions des nano-dispositifs ont atteint l’échelle nanométrique, la simulation quantique est devenue incontournable dans le domaine de la nanoélectronique. Parmi les différents phénomènes physiques, l’interaction électron-phonon représente un processus majeur limitant la mobilité des porteurs de charge à température ambiante. En combinant la théorie multibandes k.p avec le formalisme quantique des fonctions de Green hors-équilibre, nous avons étudié et comparé deux types de dispositifs double-grille dopés p: le transistor MOS «conventionnel» et celui dit «sans jonction». L’influence de l’orientation cristalline, du matériau semi-conducteur, de la longueur de grille et de l’épaisseur du substrat a été étudiée afin d’optimiser les performances de ces dispositifs aux dimensions ultimes. D’un point de vue plus fondamental, l’interaction avec les phonons est habituellement implémentée à partir de l’approche auto-cohérente de Born (SCBA). Nous avons exploré la validité des approches non auto-cohérentes numériquement moins coûteuse qui conservent le courant : Lowest Order Approximation (LOA). Une comparaison entre SCBA, LOA et son prolongement analytique (LOA+AC) en modèle multi-bande a été menée. / Device simulation has attracted large interest since the dimensions of electronic devices reached the nanoscale. Among the new physical phenomena observed we focus on interaction-induced effects. Particular emphasis is placed on electron-phonon interactions as it is one of the most important carrier mobility-limiting mechanisms in nanodevices. Using the k.p multiband theory combined with the Non-Equilibrium Green's Function formalism, we model 2 types of double-gate devices: p-type MOSFETs and junctionless p-type MOSFETs. The 2D architecture of the double-gate device enables us to investigate the influence of confinement in one direction, infinite propagation in the other direction and connection to semi-infinite reservoirs in the last one. Different crystallographic orientation, channel materials, gate lengths and channel widths are investigated. From a fundamental point of view, phonon scattering is usually implement via the so-called Self-Consistent Born Approximation (SCBA°. We explore the validity of a one shot current conserving method based on the Lowest Order Approximation (LOA). A comparison between SCBA, LOA and its analytic continuation (LOA+AC) in multiband models is discussed.
|
Page generated in 0.1294 seconds