Os processadores de arquitetura orientada ao fluxo de dados, denominados Data Flow, são estruturas voltadas a implementação em VLSI em função do grande número de Unidades de Processamento e da vasta rede de interconexão entre os mesmos. Este trabalho visa propor o diagrama de um processador Data Flow e discutir sua implementação em VLSI, bem como avaliar seu funcionamento e desempenho através da proposição de um modelo de simulação utilizando-se programação concorrente.

O objetivo deste trabalho é mostrar os resultados obtidos com a simulação do Processador de Imagem em Pipeline, NEC UPD 7281, em termos de desempenho. O processador simulado é uma máquina de computação a fluxo de dados. Entretanto, este não pode ser considerado uma máquina a fluxo de dados clássica, pois possui algumas diferenças com relação ao modelo clássico. Para mostrar isto, o texto introduzo modelo de computação a fluxo de dados, dando enfoque para o módulo em si, para as arquiteturas e para as linguagens de programação a fluxo de dados. A arquitetura do Processador de Imagem em Pipeline é mostrada com detalhes aonde os módulos de processador são descritos. São mostradas as diferenças básicas entre a arquitetura do processador NEC UPD 7281 e o modelo de computação a fluxo de dados clássico. Para medida de desempenho do processador, foram executados, pelo simulador, programas de aplicação com algumas possibilidades de testes. Os programas foram rodados em multiprocessadores em anel de diversos tamanhos, em número de processadores. Para cada número de processadores, os programas foram testados para executar apenas um conjunto de dados e para processar listas de dados. As primeiras medidas foram referentes ao latência do sistema, isto é, o tempo para que o primeiro resultado saia, e a segunda medida é a qualidade de resultados que o anel produz a cada 100 ciclos. Estas medidas fornecem subsídios para buscar a melhor maneira de programar o processador simulado.

Esse trabalho propõe uma unidade central de processamento para o Pegasus AutoPilot, que é um piloto automático para aeronaves não tripuladas de pequeno porte, constituído por quatro módulos: Sistema de Navegação, Unidade Central de Processamento, Gerenciador de Superfícies de Controle e Estação de Controle em Solo. Malhas de controle e algoritmos de guiagem são propostos, utilizando conceitos de chaveamento de ganhos para situações diferentes de voo. Para a validação desses algoritmos foi criado um modelo de aeronave específica, um Piper J-3 Cub 1/6 de escala, no X-Plane, que simula a aeronave. As simulações em Software-In-the-Loop (SIL) foram feitas entre X-Plane e MatLab/Simulink, onde através de uma interface gráfica foram ajustados os parâmetros de controle e guiagem. Posteriormente o sistema foi implementado em um microcontrolador ARM CORTEX M3, permitindo simulações em Hardware-In-The-Loop (HIL). Foi desenvolvido um gerenciamento de dados no microcontrolador que passou a se comunicar com o X-Plane através de portas seriais. São apresentados os resultados das simulações obtidas, comparações de malhas de controles convencionais com as malhas de controles propostas, assim como a simulação de missões totalmente autônomas utilizando o algoritmo de guiagem. É também demonstrado um estudo de consumo de energia do microcontrolador e a comprovação que o sistema atende aos requisitos de tempo real.