En el presente trabajo de tesis se presenta el diseño, implementación y los resultados de las pruebas de un sistema de amplificación, filtrado en frecuencia y adquisición de datos para un arreglo de tres hidrófonos de tipo piezoeléctrico que serán utilizados por un vehículo submarino operado remotamente. El sistema debe monitorear hasta tres hidrófonos piezoeléctricos teniendo control de ganancia para los tres canales, siendo la máxima de por lo menos 40dB. El ancho de banda de los amplificadores abarca desde 1 Hz hasta 100KHz. Cada canal cuenta con cuatro filtros de 4to orden; dos pasa-altos de 0.1 y 10 Hz y dos pasa-bajos de 100 Hz y 30 KHz. Los cuáles serán seleccionables en base a los requerimientos de las pruebas a realizar. Un sistema de digitalización de señales permite capturar las ondas dentro de su ancho de banda. Todo esto se encuentra energizado por un sistema de regulación de voltaje de bajo ruido para asegurar la pureza de la señal capturada. Dado que este sistema fue desarrollado para formar parte de un vehículo submarino operado remotamente (ROV), su diseño e implementación también responden a la necesidad de acoplarse en el recipiente de forma cilíndrica en el cual va a ser alojado. Este arreglo además de capturar la información acústica para luego ser almacenada y procesada, permitirá determinar la localización relativa de la fuente de sonido mediante la triangulación de las señales obtenidas por el arreglo de hidrófonos, del cual se presentan resultados experimentales que demuestran la viabilidad del concepto.

En el presente trabajo de tesis se desarrolla el diseño de un amplificador de instrumentación CMOS de 180 nm basado en un par diferencial complementario en sistemas de adquisición de señales neuronales. Estas señales pueden poseer una magnitud en el rango de microvoltios a decenas de milivoltios, con una frecuencia de hasta 10 kHz. La topología utilizada es fully differential de dos etapas, basado en un par diferencial complementario. Además, se incluye una etapa AC-coupled para reducir el offset del electrodo. Se hace énfasis en obtener un amplificador que disipe baja potencia y de bajo ruido referido a la entrada, siendo este último requerimiento establecido en ser menor o igual a 5 μVRMS. Se emplea la tecnología TSMC 180 nm en el software Virtuoso de Cadence, donde se realiza el diseño y la simulación del trabajo. Se emplea una fuente de alimentación de 1.2 V. Los resultados de la simulación muestran una ganancia en lazo abierto de 105.87 dB, una ganancia en lazo cerrado de 40 dB, un margen de fase de 88.0417º y un ruido referido a la entrada de 4.047 μVRMS.

El presente trabajo de tesis desarrolla el diseño de un amplificador de ganancia programable o Program Gain Amplifier (PGA) multicanal destinado para sistemas de adquisición de señales neuronales en electrocorticografía (ECoG). Este diseño ha sido realizado con una tecnología de 0,35 _m con una topología de amplificación OTA de dos etapas Fully Differential Current Buffer Miller con compensación Ahuja y un circuito adicional Common Mode Feedback (CMFB) tipo P, además posee un arreglo capacitivo para obtener las ganancias correspondientes. El voltaje de alimentación usado es de 3,3 V y el voltaje de modo común es de 1,65 V. El desarrollo de este amplificador está destinado para 16 canales de 20 kHz cada uno, obteniendo como finalidad obtener un ancho de banda de 1,6 MHz para todos los canales mencionados. Como resultados se llega a obtener ganancias en lazo cerrado de 0 dB, 6 dB y 12 dB para los factores de amplificación de 1, 2 y 4 respectivamente. Por otro lado, cabe destacar que el PGA posee un margen de fase mayor a 80_ manteniendo la estabilidad del circuito para las amplificaciones mencionadas. Los resultados obtenidos fueron simulados en el software Virtuoso Analog Design Enviroment de CADENCE con uso del simulador Spectre. El presente trabajo de tesis desarrolla el diseño de un amplificador de ganancia programable o Program Gain Amplifier (PGA) multicanal destinado para sistemas de adquisición de señales neuronales en electrocorticografía (ECoG). Este diseño ha sido realizado con una tecnología de 0,35 _m con una topología de amplificación OTA de dos etapas Fully Differential Current Buffer Miller con compensación Ahuja y un circuito adicional Common Mode Feedback (CMFB) tipo P, además posee un arreglo capacitivo para obtener las ganancias correspondientes. El voltaje de alimentación usado es de 3,3 V y el voltaje de modo común es de 1,65 V. El desarrollo de este amplificador está destinado para 16 canales de 20 kHz cada uno, obteniendo como finalidad obtener un ancho de banda de 1,6 MHz para todos los canales mencionados. Como resultados se llega a obtener ganancias en lazo cerrado de 0 dB, 6 dB y 12 dB para los factores de amplificación de 1, 2 y 4 respectivamente. Por otro lado, cabe destacar que el PGA posee un margen de fase mayor a 80_ manteniendo la estabilidad del circuito para las amplificaciones mencionadas. Los resultados obtenidos fueron simulados en el software Virtuoso Analog Design Enviroment de CADENCE con uso del simulador Spectre.

En el presente trabajo de tesis se diseña un amplificador de ganancia programable con reducción de offset para ser usado en la recepción de señales neuronales. Estas señales tienen valores de frecuencia y amplitud específicas y relevantes para el presente diseño, con una amplitud de 10uV a 1mV para una frecuencia de 1-10KHz. Con estas consideraciones, el diseño del circuito se basó en una topología Two-stage fully differential Miller-Compensated amplifier. Se emplea la tecnología AMS 0.35um en el software Virtuoso de CADENCE utilizando el simulador Spectre y el entorno de simulación ADE XL para las simulaciones Montecarlo. Los resultados de las simulaciones se validaron en circuitos de testbench, siendo los más significativos, por ejemplo, una ganancia de lazo abierto de 81.1544 dB, ganancia de lazo cerrado de 75.1339 dB para un ancho de banda de 9.494KHz, un margen de fase de 68.8o y un margen de ganancia de 14.4dB, asegurando una estabilidad óptima del circuito. Así mismo, se obtuvo un rango de amplificación de 0-32 dB divididas en 8 ganancias controladas por interruptores basados en puertas de transmisión. Además, se realizó la distribución física del circuito empleando la vista LAYOUT XL de CADENCE. Los presentes resultados se obtuvieron con una alimentación de 3V y un voltaje de entrada en modo común de 1.5V.

El presente trabajo de tesis consiste en el diseño de un circuito de rechazo de rizado para un amplificador chopper de señales neuronales con voltaje de alimentación menor a 1V. Este diseño está orientado a trabajar en un sistema de adquisición de señales neuronales, capaz de detectar la actividad de una sola neurona, de modo que las señales a acondicionar presentan frecuencias que van de 100 Hz a 10 KHz y amplitudes que alcanzan valores entre 10𝜇V y 1mV. Se plantea que el diseño del circuito propuesto sea capaz de operar con la tecnología de proceso TSMC 180nm y se utilizará la herramienta de software Cadence para efectuar las simulaciones necesarias. Para introducir el presente estudio en la tendencia actual de utilizar electrónica de bajo valor de voltaje de alimentación, se propone como requerimiento utilizar tensiones eléctricas menores a 1V, lo cual involucra un desafío, pues se reduce el rango de operación lineal de los transistores que incluye el diseño.

En el presente trabajo de tesis se diseña un amplificador para ser utilizado como parte de un sistema de adquisición de señales neuronales. La topología elegida para el desarrollo fue la de cascodo plegado de una sola salida (single ended folded cascode), ubicando los moduladores chopper de manera que no haya limitación debido al ancho de banda. Debido a que este trabajo está enfocado a dispositivos implantables, se requiere de un bajo consumo de potencia, así como una pequeña área ocupada. A estos dos requerimientos se suma el de ruido, el cual es de gran importancia al ser esta la primera etapa del sistema. Se utilizó el software CADENCE para realizar distintas simulaciones que comprueban el correcto análisis realizado. Los resultados más importantes previo a la aplicación de la técnica chopper son: el ruido referido a la entrada de 2.92Vrms, con una potencia consumida de 36.78uW utilizando una fuente de alimentación de 3.3V, la ganancia de lazo abierto es de 102.1dB y la ganancia de lazo cerrado es de 45.88dB con un ancho de banda de 7.96kHz. El área ocupada por el circuito es de 0.0073mm2.

El presente trabajo de tesis muestra el diseño y construcción de un preamplificador para la frecuencia de 50MHz, la cual es la frecuencia de trabajo del radar en el Radio observatorio de Jicamarca.

Cuando una comunicación celular se ve afectada por pérdidas e interferencia es necesario añadir equipos que contrarresten estas pérdidas de modo que se tenga una comunicación efectiva. Para solucionar esa problemática, actualmente destacan el uso de repetidores de señal, amplificadores y de femtoceldas. Del estudio de estos se desprende que los amplificadores resultan ser soluciones sencillas de implementar y económicas respecto de las femtoceldas. Al analizar los repetidores se observa que su componente principal es un amplificador RF; de la consideración de los tipos de este amplificador se encuentra que el más relevante dentro de un repetidor es el amplificador de bajo ruido (LNA) ya que asegura que la señal se amplificará añadiendo el menor ruido posible respecto del que se tenga en la entrada del sistema. De la investigación de la tecnología de transistores, se determina el uso de un PHEMT. Por lo tanto, el asunto de estudio se restringe al diseño de un LNA a partir de un PHEMT a través del empleo de parámetros S y el software de diseño ADS. La técnica de diseño a emplear es en una sola etapa por adaptación de impedancias a través del emparejamiento reflectante. El diseño se elabora en los rangos de emisión 824- 849MHz y 869-894MHz de recepción, logrando una ganancia superior a los 13dB con una figura de ruido inferior a los 5dB. Previamente al diseño de las redes de adaptación en el software ADS se elaboró un módulo de evaluación para comprobar que el transistor elegido cumplía con las características deseadas en cuanto a frecuencia y ganancia. Los resultados se verificaron a través de simulaciones en software respecto a la figura de ruido y a la ganancia, ambas variables en el rango de frecuencia deseado. Asimismo, se comprobó solamente la ganancia sobre circuitos prototipo debido a que no se contaba con un generador de ruido.

En el presente trabajo de investigación se indican los fundamentos del diseño de un amplificador de instrumentación CMOS de 180 nm basado en un par diferencial complementario en sistemas de adquisición de señales neuronales. Estas señales pueden poseer una magnitud en el rango de microvoltios a decenas de milivoltios, con una frecuencia de hasta 10 KHz. La topología del modelo solución a desarrollar es fully differential de dos etapas. Además, es necesario considerar una etapa AC-coupled para reducir el offset del electrodo. Se hace énfasis en el estudio de un amplificador de baja potencia y de bajo ruido referido a la entrada, siendo este último requerimiento crítico según el marco problemático, por lo que los estudios recomiendan un valor menor o igual a 5 μVRMS. Bajo estos requerimientos, los lineamientos para la primera etapa del amplificador están basados en un par diferencial complementario. Asimismo, el estudio está orientado a emplearse mediante la tecnología TSMC 180 nm.

El presente trabajo de investigación consiste en el diseño de un circuito amplificador con ganancia programable (PGA) para ser empleado como una segunda etapa de amplificación en sistemas de adquisición de señales neuronales. La principal estrategia de diseño es aplicar una técnica de escalabilidad de corriente, para disipar solo la potencia necesaria para cada ganancia; además logrando mantener el mismo ancho de banda para cada ganancia seleccionada. El número de ganancias de diseño son ocho, programables mediante tres bits. La topología empleada es fully differential; por ello, se incluye un circuito de realimentación de modo común (CMFB). Así mismo, en los requerimientos se consideran la estabilidad del sistema tanto para el lazo en modo diferencial como el lazo en modo común. La tecnología empleada en el diseño es AMS0.35µm en el software Virtuoso Schematic de la compañía Cadence, donde se realizaron las simulaciones y se validó el funcionamiento del circuito mediante distintos análisis. Entre los resultados obtenidos para el amplificador destacan su ganancia programable entre 6dB y 29dB con disipación de potencia promedio de 1.64µW para una fuente de alimentación de 3.3V.