Zugl.: Frankfurt (Main), Univ., Diss., 2006

Zugl.: Wien, Univ., Diss., 2007

Zugl.: Paderborn, Univ., Diss., 2010

Zugl.: Konstanz, Universiẗat, Diss., 2008.

Zugl.: Clausthal, Techn. Univ., Diss., 2007

Techn. Univ., Diss.--Dresden, 2001. / Literaturverz. S. [126] - [128].

Zugl.: Diss. Jur. Fak. Göttingen, 1996/1997. / Literaturverz.

Techn. Hochsch., Diss., 2003--Aachen.

Universiẗat, Diss., 2002--Bonn.

Gegenstand der Arbeit stellt eine erstmalig unternommene, architekturübergreifende Studie über feldprogrammierbare Logikbausteine zur Implementierung synchroner Schaltkreise dar. Zunächst wird ein Modell für allgemeine feldprogrammiebare Architekturen basierend auf periodischen Graphen definiert. Schließlich werden Bewertungsmaße für Architekturen und Schaltkreislayouts angegeben zur Charakterisierung struktureller Eigenschaften hinsichtlich des Verhaltens in Chipflächenverbrauch und Signalverzögerung. Ferner wird ein generisches Layout-Werkzeug entwickelt, das für beliebige Architekturen und Schaltkreise Implementierungen berechnen und bewerten kann. Abschließend werden neun ressourcenminimalistische Architekturen mit Maschen- und mit Inselstruktur einander gegenübergestellt. / This work presents a first architecture-spreading study on field-programmable logical devices leaving the beaten tracks of commercial architecture improvements. After a formal model for general field-programmable architectures based on periodic graphs has been given, some feasible evaluation metrics for architectures and circuit layouts are defined characterizing structural properties of architectures in respect of chip area usage and performance. Then, a generic layout tool is developped working on arbitrary architecures and circuits. Finally, nine resource minimal mesh- and island-style architectures are compared.